3 Zenor_one

尚未进行身份认证

我要认证

暂无相关简介

等级
TA的排名 8w+

[QT] #3 Qt 错误记录

这里记录的是,在 Qt 的使用过程中,笔者遇见过的报错报警及其解决方法Warning: the code model could not parse an included file...解决办法: Help - C++- ClangCodeModel 去掉勾选The .pro file could not be parsed参考:https://blog.csdn.net/li...

2019-09-04 14:14:47

[Xilinx FPGA] #12 Vivado 中的五中仿真模式

Vivado 中有各种仿真模式,分别为:1. run behavioral simulation-----行为级仿真,行为级别的仿真通常也说功能仿真。2. post-synthesis function simulation-----综合后的功能仿真。3. post-synthesis timing simulation-----综合后带时序信息的仿真,综合后带时序信息的仿真比较接近于真实的...

2019-10-09 15:26:59

[QT] #1 Qt 的基本介绍与 MFC

Qt 的基本介绍Qt 是C++ 界面编程的一个开发框架,Qt 是早由 Qt Company 开发的,在其发展历程中也是几经转手几经波折。Qt 与 MFC作为程序猿,大家最喜爱的话题大概就是各种编程语言和各种开发框架孰优孰劣的这种话题了。那对于每一个接触 Qt 的程序猿,也不例外,其对比的对象就是同样使用着C++ 的 MFC 了。1.Qt 使用的编译器是 MinGW,即GCC ...

2019-09-03 17:54:13

[Xiliinx FPGA] #12 UCF 与 XDC 约束文件

UCF 为 ISE 里的约束文件,在 Vivado 中不再使用,改为 XDC 文件关于 XDC 文件:1,vivado约束文件参考 ug903-vivado-using-constraints,这里有详细关于约束规则,原理,语法的介绍;2,vivado约束采用xdc约束文件,这里的语法其实是和TCL语法一致,这个语法详见UG903手册;3,vivado约束和ISE不同,ISE主要是...

2019-08-29 09:34:09

[Xilinx FPGA] #11 Vivado 使用技巧日常总结 [持续记录中]

目录添加代码编辑器Force Up-to-Date压缩 BIT 文件Messages 窗口Vivado xx Tcl Shell 和 Vivado HLS xx Command Prompt添加代码编辑器在 Vivado 里,使用者可以添加自己熟悉的代码编辑器,这里简单介绍添加 Notepad++ 的方法和过程Tools - Setting - Text Edi...

2019-07-23 22:56:06

[Cloud] #1 IBM Cloud Lite [轻量版·免费]

良心的 IBM,Lite 账户免费还不需要加信用卡,Cloud Foundry 应用程序可以最高256 MB 的免费即时运行时内存。需要注意的是如果某实例超过 30 天没有开发活动,就会删除轻量套餐的这个服务实例一些网页记录:IBM CloudCloud Annotations online tool一些基于 IBM Cloud 的应用:https://github.com/cloud-...

2019-07-18 15:15:52

[Xilinx ZYNQ] #7 Vivado HLS 使用方法

HLS 工程New Vivado HLS Project - Add/Remove Files -- 添加顶层函数名 - Next - Next - Device Selection Dialog编写 C++/C 代码 - C synthesis -Export RTL创建的 HLS 工程如图所示Includes 目录包含有 HLS 开发中可用的库函数 Source 为源文件,打开...

2019-07-12 16:46:30

[Xilinx ZYNQ] #6 System Genterator 无法配置 MATLAB 的问题

之前安装 Vivado 时,一直就郁闷的一点是,有时System Generator 可以安装的上,有时却安装不了。一直也没细想,不知道是什么情况。今天翻看帖子,才知道原来是对 MATLAB 版本有要求,MATLAB 版本不能太老但也不能新于 Vivado 版本。想来是之前安装时,有的电脑安装的MATLAB 版本不支持吧2017.4 版Vivado System Generator fo...

2019-07-10 01:32:08

[Xilinx ZYNQ] #5 常用电平接口

FPGA 和 ZYNQ 开发中会涉及各种电平接口,如下图注: 可参考 UG471 --Supported I/O Standards and Terminations 章节LVTTL、LVCMOS总所周知,TTL 和 CMOS是数字电路中两种常见的逻辑电平,LVTTL 和 LVCMOS 是两者低电平版本。TTL 是流控器件,输入电阻小,TTL 电平器件速度快,驱动能力大,但功耗大...

2019-07-07 15:19:08

DOS bat 批处理文件初接触

DOS 与CMDDOS 即磁盘操作系统 (Disk Operating System),是个人计算机上的一类操作系统。bat 是 DOS 命令,在任何 DOS 环境下都可以使用。bat 文件是 DOS 下的批处理文件,批处理文件是无格式的文本文件,它包含一条或多条命令,后缀为 .cmd 或 .bat,在Windows NT 系统中,两者没有任何区别。CMD 是 cmd.exe,是 Win...

2019-07-04 14:30:27

[linux 日常小知识] #5 使用 vmware-vdiskmanager 清理虚拟机磁盘

有时在虚拟机安装完一个较大的软件后,会发现安装后,此虚拟机的 *vmdk 变得非常大。如果使用 df -h 命令,可以发现此虚拟机实际使用的空间并没有其 *vmdk 占用的空间大。这其实是因为 Ubuntu 系统占用了这些空间,并一直没有释放。如果电脑的磁盘本身就不够大,会严重影响正常使用可以使用 vmware-tools 中的vmware-vdiskmanager 工具来解决此问题注:...

2019-07-02 15:22:35

[Xilinx ZYNQ] #4 Petalinux 入门 [黑金资料 基础教程s1 整理]

Petalinux 相关操作 [黑金资料 基础教程s1]16 --Petalinux 工具安装1.注: petalinux 并不是一个特殊 Linux 内核,而是一套开发环境配置的工具,降低 uboot、内核、根文件系统的配置的工作量,可以从 Vivado 的导出硬件信息自动完成相关软件的配置2.安装必要的库alinx@ubuntu:~$ sudo apt-get install t...

2019-07-02 14:47:39

[Xilinx ZYNQ] #3 ZYNQ 工程开发流程 (Vivado)

ZYNQ 工程开发流程(1). 在 Vivado 上新建工程,增加一个嵌入式的源文件。(2). 在 Vivado 里添加和配置 PS 和 PL 部分基本的外设,或需要添加自定义的外设。(3). 在 Vivado 里生成顶层 HDL 文件,并添加约束文件。再编译生成比特流文件 system.bit。(4). 导出到 SDK 软件开发环境,在 SDK 环境里可以编写一些调试软件验证硬件和软件...

2019-07-01 15:32:41

[Xilinx ZYNQ] #2 Linux 系统重安环境重建记录

昨天由于自己的愚蠢,得重新安装 linux 系统[Ubuntu],这里记下重新安装的过程,方便下次犯蠢时用Linux 系统: 16.4.3Vivado 版本: 2017.4Petalinux 版本: v2017.4Linux-RT Processor-SDK 版本: V04.03.00.05安装系统与虚拟机工具开启 root 用户sudo passwd root软件列表更新...

2019-07-01 15:24:41

[linux 日常小知识] #4 Vim 常用命令

按 ESC 键 跳到命令模式:w 保存文件但不退出vi:w file 将修改另外保存到file中,不退出vi:w! 强制保存,不退出vi:wq 保存文件并退出vi:wq! 强制保存文件,并退出viq: 不保存文件,退出vi:q! 不保存文件,强制退出vi:e! 放弃所有修改,从上次保存文件开始再编辑Vim 的安装sudo apt-get install vimsudo ...

2019-06-22 12:50:36

[Xilinx ZYNQ] #1 ZYNQ 初接触

前言最近买了一块 ZYNQ 板子板子型号是的 Xilinx ZYNQ-7000 XC7Z020 CLG400–2 [黑金ALINX]ZYNQ-7000ZYNQ-7000 全称为 ZYNQ-7000 SoC Artix Devices。众所周知,ZYNQ-7000 同为 7 系列一员,但与另外四位[Spartan-7、Artix7、Kintex-7、Virtex-7]有很大不同,原因...

2019-06-21 11:13:36

[Xilinx FPGA] #10 ISE、Vivado、SDK、HLS 错误记录 [持续记录中]

这里记录的是,在 ISE、Vivado 与 SDK的日常使用中,笔者遇见过的报错及其解决方法ISE 14.7ISE WARNING:ProjectMgmt - File /*filePath*/ is missing.有可能原因,在建立工程后,修改了工程名或工程中某模块名称等信息,而 ISE 在重新综合编译时会读取上次综合编译的信息。只需将之前综合编译产生的各文件删除,再重新综合编译...

2019-06-20 21:37:05

[Xilinx FPGA] #9 Xilinx FPGA CLB 中的 SLICEM 和 SLICEL

众所周知在 FPGA 中,CLB 是其基本逻辑单元。而对于 XilinxFPGA,CLB 中又划分成 SLICE,而 SLICE 又有SLICEM 和 SLICEL 之分。这里的 M 是指 Memory,L是指 Logic其区别主要在于,SLICEM 中含有能够把 LUT 资源重新整合为 RAM 或ROM 的逻辑。这就是所谓的Distributed Ram。而 SLICEL 则不具备...

2019-06-19 11:25:35

[Xilinx FPGA] #8 Xilinx Power Estimator[XPE, 功耗估计器]的使用方法

对于 FPGA 设计来说,设计结果的功耗是较为重要的一个设计指标,有时在设计完成前对设计的功耗有一个大体的估计,Xilinx 专门为此设计了一个工具,以使设计者可以在设计完成前根据预设对功耗进行大致的预估可参考:Xilinx Power Estimator User Guide (UG440)Xilinx ISE Help-Analyzing Implementation Results...

2019-06-18 21:53:16

[Xilinx FPGA] #7 Xilinx XPower Analyzer[功耗分析器]的使用方法

Xilinx XPower Analyzer 是 ISE 里提供的一个专用来进行功耗分析的工具,这里对 XPower Analyzer 的使用进行简要的说明可参考:Power Methodology Guide (UG786)Xilinx ISE Help-Analyzing Implementation Results-Analyzing Power-XPower Analyzer ...

2019-06-18 21:52:11

查看更多

勋章 我的勋章
  • 签到新秀
    签到新秀
    累计签到获取,不积跬步,无以至千里,继续坚持!
  • 专栏达人
    专栏达人
    授予成功创建个人博客专栏的用户。专栏中添加五篇以上博文即可点亮!撰写博客专栏浓缩技术精华,专栏达人就是你!
  • 持之以恒
    持之以恒
    授予每个自然月内发布4篇或4篇以上原创或翻译IT博文的用户。不积跬步无以至千里,不积小流无以成江海,程序人生的精彩需要坚持不懈地积累!
  • 1024勋章
    1024勋章
    #1024程序员节#活动勋章,当日发布原创博客即可获得
  • 勤写标兵Lv2
    勤写标兵Lv2
    授予每个自然周发布4篇到6篇原创IT博文的用户。本勋章将于次周周三上午根据用户上周的博文发布情况由系统自动颁发。