- 博客(49)
- 资源 (1)
- 收藏
- 关注
RSS订阅
原创 沧小海笔记之PCIE协议解析——目录
1、第一章 PCIE概述（上）阐述PCIE协议是什么以及链路方式链接：https://blog.csdn.net/z123canghai/article/details/115312886
2021-04-12 22:23:14
3293
1
原创 沧小海笔记之基于FPGA的接口设计汇总
一、深入剖析xilinx的GTP/GTX核，掌握高速串行收发机制链接：https://blog.csdn.net/z123canghai/article/details/107700878二、xilinx srio核的学习记录链接：https://blog.csdn.net/z123canghai/article/details/114648658三、基于xilinx的三速以太网相关知识的学习与理解链接：https://blog.csdn.net/z123canghai/article/
2021-03-10 23:40:56
2473
原创 沧小海笔记本之A7系列FPGA资源介绍
第一部分：A7系列FPGA资源介绍第二部分 FPGA设计第三部分：FPGA的约束第四部分：FPGA的时序收敛
2021-03-10 22:22:42
1491
原创 沧小海深入剖析xilinx的GTP/GTX核，掌握高速串行收发机制——目录
目录：唯有学到最根本的，才能明白万变不离其宗，在遇到新的内容，才能施展你的乾坤大挪移。与我而言，立下对Xilinx的GTP核进行全面解读这个flag也是颇需要些勇气的，毕竟这个核还是蛮复杂的。但凡接触过的朋友都晓得，那对外接口信号叫一个多啊，先不去用说去理解了，单纯的把这些信号整利索了，也不是一时半会儿能搞定的。没辙，跳进了这么一个坑，怎么说也得研究明白了。以下为所总结内容目录第一章 前言闲谈https://blog.csdn.net/z123canghai/article/details/
2020-07-30 21:18:21
11044
4
原创 【FPGAUP】之关于Aurora的几个功能实现的理解
一个QUAD中的4个通道绑定到一共IP核中是否可行？可行但不能实现预想目的。GTP可以将一个QUAD的4个串行高速通道“GTPE2_CHANNEL”绑定到一个核中，如下图，且收发独立接口。 Aurora也可以实现4通道绑定一个核中，如下图IP核的配置 但4个通道无法独立进行读写操作，如下图4通道在核内部会合并成在一起发出。 这时如果有些光口没有通讯，会报channel_up，而且合成一个多bit数也不好拆开来用，故认为不可行...
2021-11-13 19:35:24
1729
原创 沧小海笔记之xilinx 7系列的时钟架构（下）
四、时钟资源介绍4.1 BUFG BUFG在“Device”中如图2-1-1所示，其中它有多种模式可根据需求来选择使用，可以实现将时钟传递到FPGA中的各种资源，具体架构在上文已做阐述，本文就对BUFG本身特性进行详细的说明。 如下图是关于BUFG的所有原语，主要分为两个部分，一部分是带有各种功能的BUFG，另一种是用于时钟选择的BUFGMUX，这部分内容在《UG472》和》《UG768》均有介绍。1、BUFGCTRL ...
2021-11-13 19:32:25
6062
3
原创 沧小海笔记之XILINX 7系列的时钟架构（上）
目录一、概述二、时钟资源三、时钟路由资源与架构一、概述 该文章主要是对《ug472》内容的理解和延伸，ug472主要讲的是7系列FPGA的时钟架构。一般我们根据原理图将时钟引入，通过PLL或MMCM产生所需时钟就可劲用了，除非有了时序违规或者特殊要求才去注意下，否则我们是不关心时钟在FPGA内部是怎样干活的，似乎也并没什么问题。但总有用到的时候，而且作为对FPGA整体框架的一部分，我们也应该了解下FPGA内部些原理。 《ug472》一文初看略感晦涩...
2021-11-13 19:24:05
4218
1
原创 沧小海笔记之PCIE协议解析——第三章 PCIE的数据链路层
总目录在此哦~https://blog.csdn.net/z123canghai/article/details/115644744目录3.1 链路层干的活3.1.1 DLLP格式3.1.2 ACK/NAK协议3.1.3 数据链路层发送报文的顺序3.2 链路层的初始化我们对进行数据交换的两个个体有不同的称呼，或称之为源设备和目标设备，或是接收端和发送端。这样的不同称呼并不是随意为之。源与目标设备间的数据交换一般是按照一定的路由规则，也就是之间会经过很多“中转站”，而描述发送接
2021-04-12 23:02:33
3480
2
原创 沧小海笔记之PCIE协议解析——第二章 详述PCIE事务层
总目录在此哦~https://blog.csdn.net/z123canghai/article/details/115644744目录2.1 内容概述2.2 PCIE的事务类型2.2.1 通用帧头2.2.2 内存事务2.2.3 完成事务2.2.4 配置事务2.3事务传输方式2.3.1 Non-Posted事物类型2.3.2 Posted事物类型2.3.3 一个案例2.1 内容概述 本章节的主要内容如下所示。2.1内容概述...
2021-04-12 22:50:05
6733
原创 沧小海笔记之PCIE协议解析——第一章 PCIE概述（下）
总目录在此哦~https://blog.csdn.net/z123canghai/article/details/115644744目录1.3 PCIE的拓扑结构1.4 PCIE协议的实现方案1.4.1 PCIE协议的分层结构1.4.2 PCIE协议的事务类型1.4.3 PCIE传输机制1.4.4 PCIE的路由方案1.3 PCIE的拓扑结构 如下图是计算机体系中的PCIE结构拓扑，我们知道电脑主板上有很多东西，例如硬盘、显卡、网卡、USB接口等等...
2021-04-12 22:25:00
5941
3
原创 沧小海笔记之PCIE协议解析——第一章 PCIE概述（上）
目录第一章 PCIE概述（上）1.1 PCIE是什么1.2 PCIE的链接方式第一章 PCIE概述（上）PCIE全称peripheral component interconnect express，一个词一个词翻译就是外围设备组件互联特快，就是贼快的外围设备互联接口协议，说是外围，那么，是谁的外围呢？最初是Inter公司在2001年提出的，也就是他们家X86处理器和外围设备互联用的一个协议，且是为了取代跟不上时代发展的PCI提出的，并在相关技术的不断发展中迸发出来了无限潜力，成为了F.
2021-03-29 22:18:07
13503
1
原创 沧小海笔记之基于xilinx的三速以太网相关知识的学习与理解
目录第一章读《图解TCP/IP》笔记第二章 互联网概述第三章 物理层介绍（基于88E1111）第四章 xilinx 三速以太网IP核（TEMAC）的介绍第一章读《图解TCP/IP》笔记 对于一个计算机网络相关的小白来说，看这本书除了本书提供的知识以外最大的收获就是一定要控制自己的好奇心，对书所能提供的内容有个合理期待，对自己的学习目的和学习深度有个准确的把握。这到不是说书不好，书很好，但要明确他的定位，我觉得这就是一本优秀的启蒙书，不能奢求再多了。链接：https:/...
2021-03-10 23:31:40
4244
3
原创 沧小海笔记本之xilinx srio核的学习记录之目录
目录第一章：互连问题第二章 Rapidio技术概述第三章xilinx srio核结构3.1xilinxsrio核的结构介绍3.2 ilinx srio核的HELLO格式和流控3.3 xilinx srio核的配置第四章xilinxSRIO核的官方实例分析4.1 Xilinx SRIO的示例分析(一)4.2 Xilinx SRIO的示例分析(一)第五章Rapidio协议详述第一章：互连问题主要阐述高速互联的概念及必要性，强调srio的学习意义链...
2021-03-10 22:49:58
2638
5
原创 沧小海笔记之xilinx的FPGA为什么不建议全局复位及如何复位
目录一、为什么不建议全局复位1.1 异步复位1.2 同步复位1.3 xilinx的提供方案1.3.1 赋初值机制1.3.2 触发器模式二、如何去复位2.1 采用高电平同步复位2.2 建议异步复位同步释放2.3 PLL稳定后再复位3.4 建议局部复位注意扇出一、为什么不建议全局复位 复位实质就是保证FPGA初始状态是符合预期的，逻辑能够从预想初始状态进入运行状态。复位方式分为异步复位和同步复位，这两种复位方案各有优缺。在现今FPGA工作频率...
2021-03-10 22:22:08
3739
2
原创 【沧小海笔记】之基于FPGA的以太网设计相关知识——第三章 xilinx 三速以太网IP核（TEMAC）的介绍
Xilinx为我们提供了一个叫做“Tri-Mode Ethernet MAC”的IP核，简称TEMAC核，三种模式的以太网介质访问控制层器，支持全双工半双工的千兆、百兆、十兆和2.5G的传输速率，支持MII、GMII、RGMII、SGMII和TBI接口。在PG051当中为我们进行了详细的介绍。但光看这文档效率太低，我们还是在应用种去理解吧。该模块可以是对协议的具体解析了，需要我们了解TCP/IP协议栈。3.1 IP核的配置 对于该核的配置相对来说还是比较简单的，如下...
2020-11-01 14:37:40
14960
8
原创 【沧小海笔记】之基于FPGA的以太网设计相关知识——第二章 物理层介绍（基于88E1111）
二、物理层（PHY芯片）2.1 概述88E1111属于TCP/IP协议栈中的物理层器件，支持不同形式的数据转换为以太网所支持的传输媒介，例如支持1000BASE-T、100BASE-T、10BASE-T类型的以太网传输。支持CAT-5类非屏蔽双绞线上的数据收发。可以直接连接到MAC/SWITCH接口，例如FPGA的IP核。支持GMII、RGMII、SGMII、TBI和RTBI接口。并且还集成了一个可选的1.25GHz的SERDES接口，可以之间连接到光纤收发器上，用于1000BASE-T/1000B
2020-11-01 11:01:45
8312
1
原创 【沧小海笔记】之基于FPGA的以太网设计相关知识——第一章 互联网概述
目录1.1 概述1.2.1 何为互联网1.2.2区分几个名词1.2.3 互联网的实现方式1.2.4 TCP/IP协议栈1.1 概述1.2.1 何为互联网为何百度一下就能搜出一堆靠谱不靠谱的东西么？为何我们打开视频app就能看到手机上原本没有的电视剧了么？为何刷支付宝后你的钱是怎么跑到对方账户上去的么？我也不知道具体的实现方案，但我知道这些是靠互联网实现的。互联网（internet），伟大的发明。因为互联网，让我们可解相思之苦，饱口腹之欲，键盘间指点江山慷慨激昂，屏幕前掩灯夜战
2020-11-01 10:45:08
827
4
原创 沧小海基于xilinx srio核的学习笔记之第五章 Rapidio协议详述
5.1 概述第一二章内容是概念性的，一是理解互连的含义，二是对rapidio有个大致的认识。第三、四章阐述xilinx的srio核相关内容，了解核结构、如何配置该核以及相应的测试程序的解析，本章就在前四章内容的基础上深入的阐述rapidio的各种协议。描述方式采用是按功能进行分类，对每一类的协议进行详细的描述并结合具体的时序。5.2 事务类型介绍在RapidIO体系结构中定义了6种基本的I/O操作，也就是6种不同的事务类型（FT），每个大的事务类型有包括若干个小的事务类型（TT），如下表所...
2020-10-29 23:53:21
2264
原创 沧小海基于xilinx srio核的学习笔记之第四章 Xilinx SRIO的示例分析(二)
目录4.4 核的物理层4.5 “srio_request_*”模块分析4.6 “srio_response_*”模块分析4.4 核的物理层 原本不打算理会这部分内容的，但看《PG007》对这部分介绍很多，而且上问好多信号也涉及到了这部分内容，所以看来有必要对这部分内容进行简单的了解，如下为翻译。本节描述了串行RapidIO PHY内的功能，包括通过链路接口与内核的通信。 本节还描述了初始化RapidIO链接，管理控制符号，接收和发送数据包，发出和响应中断，管理确认标...
2020-10-29 23:01:02
3625
2
原创 沧小海基于xilinx srio核的学习笔记之第四章 Xilinx SRIO的示例分析(一)
我们可以很便捷的获取Xilinx官方提供的案例供我们分析学习，真是贴心，我就按照第五章配置的IP核所生成的代码进行分析，里面不包括维护事物，减少分析工作量，借机也好好学习一下人家是的设计思路。目录4.1 示例梗概4.2 时钟逻辑4.3 复位与初始化4.1 示例梗概如下图所示是生成工程所包含内容，本章主要分析的就是核的接口以及下图框住的三个个模块，其它模块并没有多少内容可言。 首先大致介绍下各个模块是干嘛的。1、instruction_list.vh模块...
2020-10-29 22:54:23
4315
1
原创 沧小海基于xilinx srio核的学习笔记之第三章 xilinx srio核介绍（三）核配置
目录5.5 Xilinx的IP核配置5.5.1 基础选项卡5.5.2 Logical Layer选项卡——逻辑层5.5.3 I/O选项卡5.5.4 Buffer层标签5.4.5 物理层选项卡5.5.6 逻辑层寄存器标签5.5.7 物理层寄存器选项卡5.5.8 共享逻辑标签5.5 Xilinx的IP核配置5.5.1 基础选项卡1、Component Name：IP的名字，只能为字母，数字，下划线，其中首...
2020-10-15 21:52:09
2375
3
原创 沧小海基于xilinx srio核的学习笔记之第三章 xilinx srio核介绍（二）HELLO格式和流控
目录5.3 Xilinx的HELLO格式5.4 缓冲区的流控机制5.3 Xilinx的HELLO格式HELLO即Header Encoded Logical Layer Optimized。这种格式可以使我们不按照srio协议格式编码组帧，而是采用xilinx提供的这种（HELLO）数据格式，这种格式更简单，更易编码，且与rapiodio协议有一定的映射关系，会在逻辑层自动完成，无需用户操心。这种格式把包的包头（Header）域进行标准化，而且把包头和数据在接口上分开传输，..
2020-10-15 21:42:40
2853
3
原创 沧小海基于xilinx srio核的学习笔记之第三章 xilinx srio核介绍（一）结构介绍
目录5.1 SRIO核概述5.2SRIO核的结构剖析5.2.1逻辑层接口（LOG）5.2.2Buffer接口（BUF）5.2.4寄存器空间5.1 SRIO核概述RapidIO互连架构，与目前大多数流行的集成通信处理器、主机处理器和网络数字信号处理器兼容，是一种高性能、包交换的互连技术。它能够满足高性能嵌入式工业在系统内部互连中对可靠性、增加带宽，和更快的总线速度的需求。SRIO即串行rapidio，srio核的设计标准来源于RapidIO Interconn...
2020-10-15 21:31:17
2047
7
原创 沧小海基于xilinx srio核的学习笔记之第二章 Rapidio技术概述
目录第二章 Rapidio技术概述2.1 总体原则2.2 协议概述2.2.1 传输机制2.2.2 协议结构2.2.3 协议格式第二章 Rapidio技术概述协议的出现是为了解决实际问题，所以对本章内容的理解要基于这一点。Rapidio协议组成的基本要素是包和控制符号，包是基于各种协议的传输数据内容，控制符号是用于物理层的数据交互的调控。本章讲述了推动rapidio互连技术的总体原则、协议规范的划分以及具体的协议内容。总体原则定了协议内容的走向，协议规范描述协议的框..
2020-10-12 21:28:29
1524
原创 沧小海基于xilinx srio核的学习笔记之第一章 互连问题
目录第一章 互连问题1.1 诞生的缘由1.2 互连技术1.3Rapidio特点第一章 互连问题这一章节是关于rapidio的概述，告诉我们rapidio是什么，我们为什么需要它，它的出现主要是为了解决什么问题。通过这一节内容，我们应该掌握一个最本质的最核心最重要的内容，就是“互连”。我刚接触rapidio时候主要是学习FPGA的这个IP核，学习方式是两个收发引脚一对一互连，但rapidio的诞生并不是为了这个核，这样做也会让我们对理解rapidio协议产生困扰，而这些困扰的产...
2020-10-12 21:21:02
1358
原创 沧小海的《xilinx的A7系列芯片资源学习笔记》之第一部分：I/O BANK(三)
目录2.3 OSERDESE2与ISERDESE22.2.1 ISERDESE22.2.2 OSERDESE22.2.3 IO_FIFO2.4 其他2.3 OSERDESE2与ISERDESE2 如下图所示，每组引脚都有两个OSERDESE2和ISERDESE2。可以实现串行与并行之间的转换，每个SERDES都支持串行与8bit并行之间的转换。并可以通过Bitslip实现数据的重新对齐。2.2.1 ISERDESE2 ISE...
2020-10-12 20:59:10
3693
1
原创 沧小海的《xilinx的A7系列芯片资源学习笔记》之第一部分：I/O BANK(二)
2.2.2 IDELAYE2 每个引脚都有对应的IDELAY2模块，如下图所示，它的作用就是对输入数据进行延迟指定时间。 这个“IDLEAYE2”是可旁路的，可以直接从IOB到LOGICE2，也可以经IDELAYE2。如下图是IDLEAYE2的原语，简单介绍下各个参数和接口信号一、参数部分1、CINVCTRL_SEL： 调整输入时钟“C”的极性。2、DELAY_SRC 数据源的选择，是内...
2020-10-12 20:48:43
1588
1
原创 沧小海的《xilinx的A7系列芯片资源学习笔记》之第一部分：I/O BANK(一)
目录2 I/O BANK2.2 IB的逻辑资源2.2.1 ILOGIC 2 I/O BANK部分 这部分内容主要参考是《ug471》，该用户指南主要有三章内容，其中第二章阐述IOB的电气特性及相关标准，第三章阐述常规的输入输出寄存器、DDR操作以及可编程输入延迟（IDLEAY）和可编程输出延迟（ODELAY）等。第四章讲述高级应用SERDES，即“ISERDESE2”和“OSERDESE2”。本文主要讲述第三章和第四章内容。如下图蓝框部分是FPGA的IOB部分，在Xilinx...
2020-10-12 20:33:15
2814
2
原创 沧小海学ZYNQ——第一节 通过PS端输出“hello world”体验ZYNQ开发流程
目录一、概述二、逻辑输出“Hello World”2.1新建工程2.2创建block设计2.3SDK开发一、概述这是开启ZYNQ学习的第一章，在接下来就要学习ZYNQ的相关设计方法了。本章不涉及任何程序的设计，就是操作，搭建ZYNQ开发平台的基本操作，这些操作是不需要刻意的联系，忘了翻翻看就好。其中这些内容是不应该去整理的，因为买的开发板附带教程都有的。如下图为zynq架构图对于刚接触的咱们来说，就知道三件事即可zynq其实就是把FPGA和ram结合起...
2020-08-29 10:01:32
1025
原创 沧小海读《图解TCP/IP》笔记——第六章 TCP与UDP
总目录在这里~https://blog.csdn.net/z123canghai/article/details/107855399子目录6.1 传输层的作用6.2 UDP6.3 TCP6.1 传输层的作用 数据到了传输层，基本上可以确定数据是给本主机的了，当然也有例外，例如（4~7层交换机）。本层的作用就是接收网络层数据解析给对应的应用程序，以及接收应用层数据组装给到网络层。 这一层主要有两个协议，就是TCP和UDP，前面已经说过，TCP是面...
2020-08-15 12:11:42
531
原创 沧小海读《图解TCP/IP》笔记——第五章 IP相关技术
总目录在这里~https://blog.csdn.net/z123canghai/article/details/107855399第五章 IP相关技术子目录5.2 ARP5.2 ICMP5.3 DNS、DHCP、NAT和IP隧道第四章主要产生了IP协议内容及在进行数据交换中所起到的作用。本章内容是对其内容的补充，仅是靠IP是无法完成数据包在互联网中的准确、高效、便捷传输的。本章就讲述了DNS、ARP、ICMP、DHCP、NAT等相关技术。当然，互联网技术是相当复杂的，即便有了.
2020-08-15 10:04:39
375
原创 沧小海读《图解TCP/IP》笔记——第四章 IP协议
总目录在这里~https://blog.csdn.net/z123canghai/article/details/107855399第四章 IP协议4.1 IP协议概述4.2 IP地址相关4.3 IP路由控制4.4 分包与组合4.5 IPV4部首解析这一章节主要是网络层内容的介绍。根据前面学习，知道本层有IP、ICMP和ARP等协议，本章主要阐述IP协议相关内容。4.1 IP协议概述 网络层是TCP/IP的核心内容，IP（Internet Pro...
2020-08-09 16:10:53
557
原创 沧小海读《图解TCP/IP》笔记——第三章 数据链路
总目录在这里~https://blog.csdn.net/z123canghai/article/details/107855399第三章 数据链路3.1 数据链路的基本知识3.2 数据链路的基本知识本章这么说呢？我理解是篇具有概述作用的介绍性文章，没有对具体的技术细节进行详细的阐述，这应该会放到后面。本章主要介绍了数据链路层以及物理层的相关实现方案，着重阐述了以太网、无线局域网以及点对点技术的相关知识。在我看来，本章的掌握方式就是知道就好。3.1 数据链路的基本知识...
2020-08-09 15:55:57
490
原创 沧小海读《图解TCP/IP》笔记——第二章 TCP/IP基础
总目录在这里~https://blog.csdn.net/z123canghai/article/details/107855399第二章 TCP/IP基础2.1 不打紧的知识2.2 TCP/IP的分层模型2.3 通讯实例2.1 不打紧的知识1、发展历史不多说，如下图，P53页2、TCP/IP的标准化20世纪90年代，ISO开展了OSI这一国际标准化协议的标准化进程，然而，并未普及，真的只做了参考。主要原因是TCP/IP的标准化所致，（以前还以为现...
2020-08-08 09:37:27
589
原创 沧小海读《图解TCP/IP》笔记——目录
目录第一章 网络基础知识https://blog.csdn.net/z123canghai/article/details/107855068主要内容：未完待续~
2020-08-07 09:47:36
1320
原创 沧小海读《图解TCP/IP》笔记——第一章 网络基础知识
第一章网络基础知识子目录1.1 计算机与网络1.2 协议概述1.3 传输方式概述1.1 计算机与网络这里涉及本书的第一章第1、2节。首先说一个基本概念什么是计算机？根据冯诺曼体系结构现在计算机的核心架构可以抽象为五个基础组件：运算器、控制器、存储器、输入设备和输出设备。所以我们可以认为，凡是具有以上五个组件设备的均可称之为计算机。作者为我们总结了计算机与网络发展的7个阶段，在这跨度中，集成电路技术不断发展，各种软件、程序架构也日趋成熟、复杂，而人们对计算机的需求也随之不断...
2020-08-07 09:39:04
1361
3
原创 沧小海深入剖析xilinx的GTP/GTX核，掌握高速串行收发机制——第六章 接收端结构及功能说明
总目录在这哦~https://blog.csdn.net/z123canghai/article/details/107700878第六章 接收端结构及功能说明子目录6.1 RX的模拟前端6.2 RX的OOB信号6.3 RX的均衡器6.4 RX的CDR 时钟数据恢复6.5 RX时钟输出结构6.6 RX 的极性控制6.7 RX 的PRBS6.8 Rx字节、字的对齐功能6.9 Rx接收弹性缓冲区6.10 Rx的时钟纠正6.11 Rx接收通道绑定6...
2020-07-31 19:05:04
7741
5
原创 沧小海深入剖析xilinx的GTP/GTX核，掌握高速串行收发机制——第七章 GTP的IP核配置
总目录在这哦~https://blog.csdn.net/z123canghai/article/details/107700878第七章 GTP的IP核配置目录7.1 选项卡1——GT Selection7.2 选项卡2——Line Rate, Transceiver Selection, and Clocking7.3 Encoding and Optional Ports （编码和可选端口）6.4 Alignment, Termination, and Equaliza..
2020-07-31 14:03:47
18034
2
原创 沧小海深入剖析xilinx的GTP/GTX核，掌握高速串行收发机制——第五章 GTP发送模块详解
对GTP发送模块内部的各个子模块进行阐述，我们要达到的目的就是掌握一些重要的、熟悉一些有用的、了解一些用不到的。
2020-07-30 21:03:16
9227
5
原创 沧小海深入剖析xilinx的GTP/GTX核，掌握高速串行收发机制——第四章 GTP的复位逻辑
总的来说，GTP的复位就是你想怎么复位都可以，我们也可以不复位，核不会因为我们没有进行软复位就不对核进行复位，在上电之后会自动进行一系列的复位，不随你的意志而转移。
2020-07-30 20:02:51
4106
6
学生信息综合应用/管理系统
2015-08-05
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人