yifei918的博客

高速设计往往有严格的规范和严谨的发布时间表，所以需要一个交互式的时序规划和分析工具，来获得快速和完整的时序空余，以分析并解决可能影响到最终设计成功的因素。本文说明了如何利用TimingDesigner软件对FPGA设计流程进行准确地捕捉和交换时序信息，以帮助在整个设计过程中管理时序空余，并提供可视化的界面验证设计，并预测设计性能。

EWB5很老了，但非常经典，用于简单电路的仿真非常得心应手。这是一个网络上难得的详细全面的EWB初级教程，分享给更多人。