xiangyuqxq的专栏

原创 威科夫优势交易原则

1.趋势是首要因素2.必须限制风险3.预计利润至少是风险3倍或4倍4.自由应对市场的顶部和底部5.交易活跃的股票，增加机会6.把交易当做生意看待

原创 linux性能书籍

linux性能详解.pdf

转载 文件系统性能分析

一直弄不清楚的IOZONE请求大小终于清楚了，原来IOzone中的记录大小是由其应用层划分的，最简单的情形是多个for循环read。文件系统的读写速率与读写的文件大小是没有多大关系的，在写的时候可能大文件的在写元数据及数据组织方面比小文件的开销要大，所以写效率随测试文件大小的增加会有小幅度的下降。关键影响文件系统效率的其实是上层的请求大小，大的文件在应用层分为多个请求，请求的大小由应用程序决定

转载 Linux系统性能测试与分析

1、前言通过对系统中和性能相关的各个环节的介绍，使大家知道出现性能问题时可以从那些方面入手去查，而分析典型应用对系统资源使用的特点，让大家对应用和系统资源的依赖有了更直观的认识。大多数的硬件性能问题主要和CPU、磁盘、内存相关，还没有遇到因为开发语言的运行效率对整个应用的性能造成影响，而应用程序设计的缺陷和数据库查询的滥用反倒是最最常见的性能问题。需要注意的是，大多数情况下

转载 Linux性能优化参考

CPU性能分析工具：vmstatpssartimestracepstreetopMemory性能分析工具：vmstatstracetopipcsipcrmcat /proc/meminfocat /proc/slabinfocat /proc//mapsI/O性能

转载 Linux文件系统性能优化

由于各种的I/O负载情形各异，Linux系统中文件系统的缺省配置一般来说都比较中庸，强调普遍适用性。然而在特定应用下，这种配置往往在I/O性能方 面不能达到最优。因此，如果应用对I/O性能要求较高，除了采用性能更高的硬件（如磁盘、HBA卡、CPU、MEM等）外，我们还可以通过对文件系统进行 性能调优，来获得更高的I/O性能提升。总的来说，主要可以从三个方面来做工作：1、Disk相关参数调优

转载 Linux下各种主要文件系统的读写性能测试

1、不用说，tmpfs是最快的，呵呵　　2、ext2　　写测试：　　CODE:双击代码全选1234567debian:/mnt/sda1# time dd if=/dev/zero of=test bs=1024 count=100K102400+0

原创 博客网站

http://blog.chinaunix.net/uid-25014876-id-59420.htmlhttp://blog.csdn.net/droidphone/article/details/7445825http://blog.csdn.net/z2007b/article/details/6385079http://blog.csdn.net/fud

转载 开发工程师人生之路

开发工程师人生之路(强烈推荐，分析的透彻相对同时刚出校门同学从事其它行业而言优厚的薪水，以及不断学习更新的专业知识不仅仅让你感到生活的充实，更满足了你那不让外人知的虚荣心。在刚出校门的几年中，你经常回头看看被你落在后面的同学们，在内心怜悯他们的同时，你也会对自已天天加班的努力工作感到心里平衡：“有付出才会有回报”这句话在那几年中你说的最多，不管是对自已的朋友们还是自

转载 SCIENCE公布125个最具挑战性科学问题

SCIENCE公布125个最具挑战性科学问题庆祝SCIENCE创刊125周年之际，该刊杂志社公布了125个最具挑战性的科学问题，发表在7月1日出版的专辑上。在今后1／4个世纪的时间里，人们将致力于研究解决这些问题。这125个问题如下(前25个被认为是最重要的问题)：1宇宙由什么构成?2意识的生物学基础是什么?3为什么人类基因会如此之少?4遗传变异与人类健

转载 二极管、磁珠等小器件的型号查找心得

说起来也许很让同行们笑话，今天一上午加上中午，我所作的工作只是查到了一款表贴硅二极管，表贴锗二极管，直插磁珠的型号。硬件设计时，先设计原理图，然后画PCB，投板，焊器件吧，由于原理图中有些电路是先人们留下来我直接参考过来的，因此原理图弄完了，PCB也搞定了，我们的甲方要一个详细的器件清单，这本来也没什么，Altium Designer等软件都自带生成器件清单功能的，好吧生成一份，但有一件事

转载 如何使用AppCAD计算传输线的特性阻抗

高频PCB信号走线时，一般要求按50ohms特性阻抗走线，以实现阻抗匹配。手工计算很复杂，而且易错。下面介绍一下如何使用安捷伦公司的AppCAD软件计算特性阻抗。AppCAD 是安捷伦公司推出的一款免费软件，可以免费下载免费使用，以下是一下载链接：http://www.hp.woodshot.com/appcad/version302/setup.exe，当然在CSDN或新浪爱问等也有网友

转载 应届毕业生找工作的忠告

(1) 人是为事业而活，不是为工作而活。人一生中会换很多工作，不必要把找工作看得太重要。工作是外在的，是随季节换装的衣服，事业才是人生的支柱，理想才是人生的价值。在忙忙碌碌找工作的过程中不要失去了自我。有时间停下来，好好问问自己，我这一生想做什么，想怎么度过。人的一生要过有原则的生活，要在不断的自我完善中找到快乐。(2) 人生是马拉松。笑到最后的才是胜利者。不要期望在刚毕业的时候就找到最好

转载 EDK下如何调整堆(heap)和栈(stack)

看到walter在写堆(heap)和栈(stack)的区别，就让我想到之前在移植AVS的参考代码到powerpc时遇到的问题。因为视频解码是涉及大量存储的程序，所以需要调整堆(heap)和栈(stack)的大小。EDK下如何调整堆(heap)和栈(stack)？如下图：还有一个不错的网站在讲这个：http://www.labbookpages.co.

转载 coreconnect总线时序

最近的项目要在coreconnect上搭些外设，了解coreconnect的transfer的时序非常重要，coreconnect包括三大总线，我想就写三篇博文来简单总结一下coreconnect的transfer的时序。第一篇是使用chipscope来观察coreconnect总线时序之plb时序其实看coreconnect总线的transfer的时序有两种方法：

转载 signed与unsigned的问题

以前知道有signed与unsigned的区别，但是很少有真正地碰到过，所以没有什么真正地了解。这次在coding的时候终于碰到，写下来以后好看。错误的：module abs(clk,a,b,c);       input clk;       input [7:0]  a;       input [7:0]  b;    output reg

转载 十大中国IC设计公司

右一：十大中国IC设计公司品牌中间：十大最具潜力中国IC设计公司品牌左：   十大杰出技术支持中国IC设计品牌

转载 扇入扇出

1.门电路的扇入扇出扇入系数，是指门电路允许的输入端数目。一般TTL电路的扇入系数 Nr为1～5，最多不超过8。若芯片输入端数多于实际要求的数目，可将芯片多余输入端接高电平(+5V)或接低电平(GND)。扇出系数，是指一个门的输出端所驱动同类型门的个数，或称负载能力。NO=IOLMAX/IILMAX，这是一个通俗的定义一般用在TTL电路的定义中。其中IOLMAX为最

转载 二进制与格雷码的转换

格雷码的特点：相邻的两个码组之间仅有一位不同。普通二进制码与格雷码之间可以相互转换。下面将作简要的介绍。1.二进制码转换成格雷码比较简单，一步到位gray=(bin>>1)^bin;2.格雷码转换成二进制码稍显复杂，需要递推说明：将格雷码最高位赋值给二进制码最高位,即bin[N]=gray[N]，然后bin[i-1]=gray[i

转载 状态机写法总结:非index与index写法

前几天在论坛上跟大家讨论了一下关于状态机风格写法的问题，应要求我今天在这里做一个简单的总结。   现在大家比较统一的观点是，状态机的写法应该是用三段式写法，即第一部分说明初始状态，current_state非index写法，这个大家都应该很熟悉了：module test2(clk,reset,ena,out1,out2,out3);input clk,reset,ena;out

转载 『C程序设计』读书笔记

『C程序设计』读书笔记关键字：c语言原作者姓名：loose_went文章原出处：vczx.com 写在前面：　　《C程序设计》可以说是一本再基础不过的编程书了，但每读一遍的感觉却都是不同的，可以说，每读一遍，都会有很多新的收获。真所谓老书再读，回味无穷啊！此笔记是《C程序设计》谭浩强编著，清华大学出版社出版。除了将书中的重点知识点记下来外，也加入了我对知识点的理解，

转载 冯·诺伊曼结构和哈佛结构

冯·诺伊曼结构和哈佛结构       冯·诺伊曼结构       冯·诺伊曼结构，也称普林斯顿结构，是一种将程序指令存储器和数据存储器合并在一起的存储器结构。程序指令存储地址和数据存储地址指向同一个存储器的不同 物理位置，因此程序指令和数据的宽度相同，如英特尔公司的8086中央处理器的程序指令和数据都是16位宽。　　目前使用冯·诺伊曼结构的中央处理器和微控制器有很多。除了上面提到的

转载 c/c++中内存区域划分大总结

一. 在c中分为这几个存储区1.栈 - 由编译器自动分配释放2.堆 - 一般由程序员分配释放，若程序员不释放，程序结束时可能由OS回收3.全局区（静态区），全局变量和静态变量的存储是放在一块的，初始化的全局变量和静态变量在一块区域，未初始化的全局变量和未初始化的静态变量在相邻的另一块区域。- 程序结束释放4.另外还有一个专门放常量的地方。- 程序结束释放

转载 C语言复习之结构体基础知识

一.基础知识1.聚合数据类型(aggregate data type)能够同时存储超过一个的单独数据。C提供了两种类型的聚合数据类型，数组和结构。（1）数组是相同类型的元素的集合，它的每个元素是通过下标引用或指针间接访问来选择的。（2）结构也是一些值的集合，这些值称为它的成员（member）,但一个结构的各个成员可能具有不同的类型。2.数组元素可以通过下标访问，这只

转载 预处理

一.前言1.编译一个C程序涉及很多步骤。其中第一步骤称为（preprocessing）阶段。C预处理器(preprocessor)在源代码编译之前对其进行文本性质的操作。2.它的主要任务包括删除注释、插入被#include指令包含的内容、定义和替换由#define指令定义的符号以及确定代码的部分内容是否应该根据一些条件编译指令经行编译。二.预定义符号1.以下为预处理

转载 预处理

一.前言1.编译一个C程序涉及很多步骤。其中第一步骤称为预处理（preprocessing）阶段。C预处理器(preprocessor)在源代码编译之前对其进行文本性质的操作。2.它的主要任务包括删除注释、插入被#include指令包含的内容、定义和替换由#define指令定义的符号以及确定代码的部分内容是否应该根据一些条件编译指令经行编译。二.预定义符号1.以下为

转载 嵌入式C语言编程小知识

1.   流水线被指令填满时才能发挥最大效能，即每时钟周期完成一条指令的执行(仅指单周期指令)。如果程序发生跳转，流水线会被清空，这将需要几个时钟才能使流水线再次填满。因此，尽量少的使用跳转指令可以提高程序执行效率，解决发案就是尽量使用指令的“条件执行”功能。2.   在LPC2200系列中：可以通过过下面的程序延迟10毫秒：for(i=0;i  {

转载 贴片电阻电容的封装形式及尺寸

贴片电阻电容的常见封装有9种，用两种尺寸代码来表示，一种尺寸代码是由4为数字表示的EIA（美国电子工业协会）代码，前两位与后两位分表表示电阻的长和宽，以英寸为单位，比如我们常说的0805封装就是指英制EIA代码；另一种是米制代码，也是由4位数字表示，前两位与后两位也用来分表表示电阻的长和宽，其单位是毫米。  下图是贴片阻容元器件的示意图。  下表列出了英制和公制代码的关系及上图中的详细

原创 可重用设计--使用符号常量和parameter

可重用设计--使用符号常量和parameter好的设计习惯会在HDL代码中避免使用“魔鬼数字”，而是尽量采用符号常量。Verilog HDL中，使用关键字localparam声明符号常量4位全加器的Verilog HDL描述module adder_carry_hard_lit(input wire [3:0] a, b,output wire [3:0] su

转载 verilog 不可综合语句 总结 汇总

（1）所有综合工具都支持的结构：always，assign，begin，end，case，wire，tri，aupply0，supply1，reg，integer，default，for，function，and，nand，or，nor，xor，xnor，buf，not，bufif0，bufif1，notif0，notif1，if，inout，input，instantitation，module

转载 I2C总线

http://hi.baidu.com/yangfengyuk/blog/item/16e586fa52fd211f6d22ebfe.html/cmtid/c2d8e62ba4da1a345243c178I2C(Inter－Integrated Circuit)总线是一种由PHILIPS公司开发的两线式串行总线，用于连接微控制器及其外围设备。I2C总线产生于在80年代，最初为音频和视频设备

转载 DC关于set_max_fanout的准确理解和说明

ports, design, connected, specified在DC 的ug中说“the tool ensures the total loads connected to the input ports is small enough to keep the fanout no more the maximu value；”很多人不能理解为什么set_max_fanout

转载 倍频电路

转载 两个不相关时钟间的异步切换

转载 IC前端设计絮论

前端设计做了几年，写一些东西来纪念一下。        基于工程经验，和一些书籍，比较繁琐，欢迎讨论。  1.1 描述组合电路1.1.1 always(Verilog-HDL)/process(VHDL)与function●组合电路的描述可以使用always(Verilog-HDL)/process(VHDL)、 function(Verilog-HDL/VHDL)或并

转载 数字IC工程师的技能树

数字IC工程师的技能树今天与同事聊起了IC工程师的修养等问题，结合不久前的一个想法，总结成文，抛砖引玉，欢迎讨论和补充，转载请注明。RTL语言仅仅就是Diablo里面女巫的火球。。。是首个技能，但你升到20级也就是个火球。。。当然对别的技能是有加成的哦其他主要技能是，算法逻辑设计与IP集成评估:设计的要求基本要看得懂算法文档做实现，定点化和一些数学基础。特定

转载 DC/DC转换器设计中接地线的布线技巧

在设计印刷线路板时，设计工程师都会仔细思考铜线的走线方式和元器件的放置问题。如果没有充分考虑这两点，印刷线路板的效率、最大输出...　　在设计印刷线路板时，设计工程师都会仔细思考铜线的走线方式和元器件的放置问题。如果没有充分考虑这两点，印刷线路板的效率、最大输出电流、输出纹波及其它特性都将会受到影响。产生这些影响的两个主要原因则是地线(GND、VSS)和电源线(+B、VCC、VDD)的

转载 说说Timing这回事

Intro问：一个FPGA设计项目需要用哪些评判标准来检验？功能正确；时序收敛；资源消耗少。时序收敛，即Timing Closure，意思是使设计的各项时序指标能满足设计前所制定要求。因此，整个过程分为两部分：制定时序要求满足时序要求Timing Constraints Classes制定时

转载 【基于Verilog的数字频率计设计】原创.上电测试OK

/******************************************************************************************Author:  荷包蛋E-mail： [email protected]:  EP2C8Q208C8Tool:    Quartus 8.1Function:数字频率计

转载 时序优化一例

《时序优化一例（一）》学习时序也有一段时间了，一直也没分享什么学习笔记。这次以时序优化为例，检验一下这阶段的学习成果。         关于时序方面的东西也看了、学了很多，就是练得很少，在平常自己的设计中很难找到非常针对的设计来练习，只能在今后的学习中慢慢发掘了。最近在整一个设计，在要求的指标下时序是满足的，但是为了拿它练手，故意将它的时钟约束提高一倍：create_clock -na