10 长弓的坚持

尚未进行身份认证

我要认证

暂无相关简介

等级
TA的排名 140

C语言二进制方式读写文件数据

fwrite(buffer, size, count,fp):以二进制的形式向指定的文件中写入若干数据项(由count决定),返回实际写入的数据项数目,各参数含义如下:buffer:一个存储区的起始地址,以该地址开始的存储区的数据即是保存到文件中的数据,可以是数组或指针类型;size:单个数据项的大小(单位:字节);count:数据项数量;fp:FILE类型指针,该指针对应的文件即是数据保存的“目的地”; #include <stdio.h> #incl.

2020-08-08 17:39:03

IRIG-B码对时理解

时间统一同步的常用电子仪器1) 以GPS或者BD(北斗)定时信号建立时间参考;2) 同步产生、输出交直流IRIG-B码;同时提供交直流IRIG-B码信号3) 输出定时同步信号(1PPS);4) 钟面(年月日、时分秒)显示。B码对时的定义 IRIG时间编码序列是由美国国防部下属的靶场仪器组 (IRIG)提出并被普遍应用的时间信息传输系统。该时码序列分为 G, A, B, E, H, D 共六种编码格式, 应用最广泛的是 IRIG- B 格式, 简称 B 码,其突出优点...

2020-08-02 21:14:03

将十进制数转化成二进制数,计算其中1的个数

以下是我学到的三种方法,如果大家还有更好的方法,可以讨论交流。首先,我们得知道十进制怎样转化成二进制,如下图。得到10的二进制数为1010那么我们会发现,10%2是判断二进制数的最后一位是0还是1,判断完成后向右移一位即10/2得到5,接着5%2判断二进制数的倒数第二位是0还是1,判断完成后向右移一位即5/2得2,重复这个过程,直到0/2结束。最终我们得到了10的二进制数1010.根据上述思想,我们可以得到一个最初步的算法。 while(data>0) {.

2020-08-02 21:04:14

信号源的ALC环路介绍

在当前许多电子测试仪器中,ALC环路必不可少,很多ALC环路电路设计都很复杂、电路庞大、设计成本高.本文提出一种ALC环路,具有设计简洁、性价比高的特点.该ALC环路从功能上主要分为调制器(PIN二极管)部分、RF射频信号放大部分、功分检波部分。自动电平控制(auto Level control,ALC)的作用是当输入电平在较大范围内变化时,输出电平恒定不变,即当输入信号功率很不稳定或者有较大变化时,经过ALC环路稳幅后,输出信号的功率值都会稳定在一个相对恒定的幅度值上。为保证整机输出功率稳定,在.

2020-07-12 21:41:47

主瓣,旁瓣,栅瓣概念解析

(1)主瓣、旁瓣最大辐射波束叫做主瓣,主瓣旁边的小波束叫做旁瓣。方向图通常都有两个或多个瓣,其中辐射强度最大的瓣称为主瓣,其余的瓣称为副瓣或旁瓣。在主瓣最大辐射方向两侧,辐射强度降低 3 dB(功率密度降低一半)的两点间的夹角定义为波瓣宽度(又称波束宽度或主瓣宽度或半功率角)。波瓣宽度越窄,方向性越好,作用距离越远,抗干扰能力越强。旁瓣使声能量扩散,衰减增多。目前减少旁瓣的最简单的方法是:减少物体的尺寸,使其小于或者等于波长的一半,此时将不会产生旁瓣效应。(2)栅瓣除主瓣

2020-07-05 16:07:37

ISE中将Verilog封装为IP核的方法

第一步:新建一个工程A 添加需要封装成IP核的代码到工程A中第二步:属性设置 Synthesis——》Properties——》Xilinx Specific Options 把-iobuf默认打勾,现在去掉默认值第三步:点击综合 synthesis,生成.ngc文件。第四步:生成一个只含端口信号的顶层文件。为了验证IP核的正确性,进行第五步,调用IP核。第五步:工程B中例化第四步生成的顶层文件同时把.ngc文件拷贝到工程B的目录下。...

2020-06-14 16:45:44

ISE14.7在win10下的兼容性问题汇总

一、 关于win8和win10不兼容性解决办法(win7不会出现闪退的问题,按安装流程做完就可以直接使用了)在安装目录下,我这里是D:\ISE_14.7\14.7\ISE_DS\ISE\lib\nt64中找到libPortability.dll和libPortabilityNOSH.dll两个文件夹,其中将原来的libPortability.dll重名为libPortability_bac.dll ,将原来的libPortabilityNOSH.dll重命名为libPortability.dll .

2020-06-14 15:47:19

Xilinx_ISE 14.7在Win10下选择“open project”崩溃闪退的问题

ISE 14.7 套件在 Win10 上的所有不兼容问题,都是基于 13 年 10 月发布的版本,当时甚至还没有 Win10.现在可以在 xilinx 的官网上下载“面向 Win10 的 ISE 14.7”最新版本发布于今年 2 月。但请注意该版本仅支持 Spartan®-6之后 而不支持 Spartan-6、 Virtex-6之前的版本 和 Coolrunner 。解决办法一:别用原来的快捷方式。转用xilinx安装路径\14.4\ISE_DS\ISE\bin\nt\ise.exe比如D:\

2020-06-14 15:45:20

Modelsim仿真时不能编译`include文件解决办法

问题描述: 只要用到include,编译就出错,抱怨Cannot open `include file "params.v",但是在使用params.v文件中定义的参数时,已经在调用文件中使用了“`include params.v”命令,如果在其他文件夹中进行编译,仿真器就会报出“cannot open。。。”或者找不到params.v中定义相应的参数。解决办法:将所有要编译文件放在同一个文件夹中,且编译时在该文件夹中进行编译;使用include命令时,使用绝对路径对文件进行引用;今天...

2020-05-31 12:08:24

Quartus和Modelsim中使用`include包含头文件的对比

在Quartus建立的工程中包含有头文件,而该工程在Modelsim仿真时有时会报错。Quartus版本是Quartus Prime 17.1 Lite Edition;Modelsim版本是Modelsim SE 10.2。1、Quartus工程中`include包含的是“***.vh”(或者“***.h”)文件,在Quartus中对工程编译时,“***.vh”文件一定要保存在Quartus工程目录下,或者在包含该头文件模块的文件目录下,如果该文件在其他文件目录会报错如下:Error (100

2020-05-31 12:01:16

ISE14.7无法生成DDS IP核的解决办法

"E:/*/ipcore_dir/tmp/./_cg/_dbg/./dds_compiler_v4_0/sin_cos.vhd" line 228: Real operand is not supported in this context.ERROR:sim -ERROR:sim - Process will terminate. For technical support on this issue, please open a WebCase with this project attached .

2020-05-31 11:59:29

ISE include 头文件错误的解决办法

在ISE 14.7里面,如果hdl的头文件和verilog文件不在同一个文件夹下,直接添加文件就会i包含失败,而且无法实现综合。错误代码是ERROR:HDLCompiler:281 :ERROR:HDLCompiler:281 - "C:/Users/lingking/Desktop/my_cpu_az/bus/src/bus_arbiter.v" Line 22: Cannot open include file "nettype.h".ERROR:HDLCompiler:281 - "C:/...

2020-05-31 11:55:17

电磁波的频率与波长的关系

频率的定义:

2020-05-23 14:23:07

GPS定位精度单位CEP、RMS、2DRMS

GNSS定位准确度: 指的是是否与事实一致,“正确性”或者“准确度”。英文accuracy。GNSS定位精度: 指的是所得数值与真实值之间的精确程度,“精确度”。英文precision。 GPS定位精度单位CEP、RMS、2D RMS 在GNSS产品中厂家提供这么几个精度参数:CEP、RMS,下面将详细介绍一下这几个精度参数的意义: CEP和RMS是GNSS的定位精度单位,也是个概率单位。就拿5M CEP说吧,意思是以5M为半径画圆,有50%的点能打在圆内,也就是说,...

2020-05-23 14:12:31

ADI射频电路计算小工具ADIsimRF介绍

做射频收发组件的同志都知道,设计一个模块的工作量之大,而且各种计算相当繁琐,每一个链路当中有各种指标需要设计阶段即满足指标而且留有余量。这就要求设计人员有相当的水平和资历了,所以很多大的项目都是些资深设计师做的。新手或者工作资历尚浅的只能做做简单的了。当然还有一些强大的软件帮助我们,但是那些软件操作麻烦,组件太多,确实不适合新手快速上手。今天我们就来分享一个时候我们初学者使用的链路计算小软件。...

2020-03-29 20:56:23

Matlab百度中Cell(单元数据)的用法

Cell是Matlab中的一种数据类型,概念和C语言中的结构体类似。用大括号定义,括号里可以是任意类型的数据或矩阵。一、关于cell的创建:1.跟一般创建矩阵一样,直接使用C = {A B D E}这种形式,不过这里把矩阵定义时的"[]"改成了"{}"2.使用cell创建cell,C= {C1 C2},这里C1或C2可以是cell类型,直接把C1 C2作为一个cell得到的C3是一个...

2020-03-22 22:05:11

Matlab中的结构类型struct

结构(struct)数组要在MALTAB中实现比较复杂的编程,就不能不用struct类型。而且在MATLAB中实现struct比C中更为方便。4. 3.1 结构数组的创建MATLAB提供了两种定义结构的方式:直接应用和使用struct函数。1. 使用直接引用方式定义结构与建立数值型数组一样,建立新struct对象不需要事先申明,可以直接引用,而且可以动态扩充。比如建立一个复数变量x:x....

2020-03-22 21:49:57

matlab多维数组、结构体数组

1、多维数组第三维称为页,需要注意的是每一页存放的二维数组维度要一致,也就是行列数要一致。。。 1 2 3 4 5 6 7 a=[1,2; 3,4]; b=[2,2; 5,6]; A(:,:,1)=a; A(:,:,2)=b; A(:,:,3)=a;...

2020-03-22 21:43:46

xilinx 7系列CLB资源组成与介绍

CLB是xilinx基本逻辑单元,每个CLB包含两个slices,每个slices由4个(A,B,C,D)6输入LUT和8个寄存器组成。同一CLB中的两片slices没有直接的线路连接,分属于两个不同的列。每列拥有独立的快速进位链资源。slice分为两种类型 SLICEL, SLICEM . SLICEL可用于产生逻辑,算术,ROM。 SLICEM除以上作用外还可配置成分布式RAM或...

2020-03-13 22:45:36

FPGA中的Logic Cells, Logic Slices, Configurable Logic Blocks and Gates 的定义

一个逻辑单元(logic cell)包含了一个查找表,一个触发器和与附近单元的连接电路。查找表使用组合逻辑实现了一个4输入的逻辑表达式(与,或,与非,加等)。一个逻辑片(logic slice)包含了2个逻辑单元。Xilinx公司的计算结果接近每个逻辑片中包含2.25个逻辑单元,因为它们比其它的构架能配置更多的可配置逻辑模块(CLB)。一个可配置逻辑模块(configurable logi...

2020-03-13 22:41:34

查看更多

勋章 我的勋章
  • 签到新秀
    签到新秀
    累计签到获取,不积跬步,无以至千里,继续坚持!
  • 专栏达人
    专栏达人
    授予成功创建个人博客专栏的用户。专栏中添加五篇以上博文即可点亮!撰写博客专栏浓缩技术精华,专栏达人就是你!
  • 持之以恒
    持之以恒
    授予每个自然月内发布4篇或4篇以上原创或翻译IT博文的用户。不积跬步无以至千里,不积小流无以成江海,程序人生的精彩需要坚持不懈地积累!
  • 勤写标兵Lv2
    勤写标兵Lv2
    授予每个自然周发布4篇到6篇原创IT博文的用户。本勋章将于次周周三上午根据用户上周的博文发布情况由系统自动颁发。