- 博客(22)
- 收藏
- 关注
RSS订阅原创 SLAM技术讲解学习笔记（一）
实验部分1.从github上下载代码到工作空间。git clone https://github.com/EricLYang/courseRepo.git2.进入工作空间(根据作者的提示建立WORKSPACE )。roscd3.进入1_introduction文件，下载数据集。wget https://vision.in.tum.de/rgbd/dataset/freiburg1/rgbd_dataset_freiburg1_room.bag4.播放bag中的数据（先通过命令“rosco
2021-02-01 19:17:49
318
原创 SLAM学习笔记--ROS基本命令(二)
申明:以下内容为学习笔记,仅供个人学习使用.ROS系统中有一些比较重要的命令,为了更好的使用ROS系统,有必要了解这些命令的功能.使用ROS系统前,需要输入命令"roscore",交互界面可以通过命令"rosrun rviz rviz"调用.内容导航:1.wget2.rosbag3.rostopic1.wgetwget 是一个从网络上自动下载文件的自由工具，支持通过 HTTP、HTTPS、FTP 三个最常见的 TCP/IP协议 下载，并可以使用 HTTP 代理。“wget” 这个名称来源于 “
2021-01-19 09:50:25
256
1
原创 SLAM学习笔记--CMake下编译成库的操作(一)
整理19年10月月所做的笔记,当时没有记录文字的出处.仅供本人学习使用,如有侵权,立即删除.１．进入工作空间cd slambook２．创建源文件和头文件的文件夹mkdir include src３．创建源文件和头文件touch include/Hello.h src/Hello.cpp(注意：touch创建不存在的文件，同时还具有改变时间戳的功能，只是这里没用到；另外Hello.cpp后缀要写对，不能写成.c，这样会导致编译失败)．４．进入Hello.h，编写头文件vim include/
2021-01-16 22:29:31
198
原创 神经网络的反向传播算法--基于手写数字识别神经网络（三）
仅供个人学习使用，学习资料来源于 3Blue1Brown官方账号。上一节讲了梯度下降的思想，本期主要讲反向传播算法，用于求代价函数的负梯度。假设输入的图像带有数字“2”，目前网络还没有训练好，所以输入图像后，输出层神经元的激活值是随机的，如0.5、0.8、02等等，如图1所示。虽然不能直接改动这些激活值，但是它告诉我们应该怎么变动这些值，会使结果向我们预期的方向发展，如代表数字“2”的神经元的激活值，我们期望它是1，而代表其他数字的神经元，我们期望它是0。所以图1中第三个输出值应该变大，其他数值变小，如
2020-12-25 16:05:36
720
1
原创 神经网络的梯度下降法--基于手写数字识别神经网络（二）
仅供个人学习使用，学习资料来源于 3Blue1Brown官方账号。上一节讲了神经网络的结构，本节主要讲神经网络是怎样进行学习，主要涉及两个内容：1、梯度下降的思想（Gtadient descent）；2、隐含层神经元的真实目的。一、梯度计算梯度的算法是神经网络的核心。（慢慢道来）手写数字识别神经网络需要对大量数据进行训练，幸运的是MNIST数据库的好心人已经为我们搜集了数以万计的手写数字图像，并标记了图像代表的数字。一般地，我们认为神经元之间为全连接（每个神经元与上一层所有的神经元进行连接），
2020-12-24 18:39:15
581
原创 神经网络的结构--基于手写数字识别神经网络（一）
仅供个人学习使用，学习资料来源于 3Blue1Brown官方账号。以早期使用广泛的手写数字识别神经网络为例，介绍神经网络的基本结构。3Blue1Brown搭建了包含一个输入层、一个输出层、两个隐含层的神经网络，也可以称为多层感知机MLP，如图1所示。图1 多层感知机神经网络之名来自人的大脑结构，作者提出两个问题：（1）什么是神经元？（2）神经元是如何连接在一起的？（1）想象一下，每个神经元里放着一个[0,1]的数，0代表黑色，1代表白色。每个神经元代表一个像素点，神经元中的数代表该像素点的灰度值，也
2020-12-24 10:35:07
1067
3
原创 尝试在win10中安装MinGW
仅记录自己的学习过程。一、首先参考此博客安装mingw-get version0.6.3（下载地址），gdb和make文件总是下载失败，且程序退不出来，此时尝试手动下载。1.下载gcc-core-9.2.0-2-mingw32-bin.tar2.下载gcc-c++ -9.2.0-2-mingw32-bin.tar3.下载gcc-c++ -9.2.0-2-mingw32-man.tar4.下载libz-1.2.11-1-mingw32-dll-1.tar5.下载gdb，gdb–>gdb-
2020-11-30 16:43:14
326
原创 Verilog中ROM的使用
ROM（Read only Memory）只读存储器。有两个特点：数据不可修改。可以被初始化。调用内存中的数据前，需要先申请足够大的内存空间，并将数据初始化到内存中，然后输入数据所在的地址，输出需求的数据。 以比较两个2bit二进制数的大小的代码为例。module lab3_2bit_comparator(add_a,add_b,lt,gt,eq); input [1:0] add_a,add_b;//输入数据所在的地址。 wire [1:0] data_a,data_b; ou
2020-11-03 16:14:19
7690
2
原创 电路中的同步与异步及代码实现
在设计计数器时，遇到了同步与异步的概念，一时间将电路中与程序中的同步、异步混淆了，二者有很大的区别，主要记录一下电路中的同步与异步。同步电路中的信号受同一时钟控制，只有接收到有效的时钟沿，电路才能实现相应的功能。在行为级的代码中，敏感列表中只有时钟信号。以一个4位的递减计数器为例，其中clear为同步复位信号。当时钟上升沿到来，且en有效时，当load为1或记了10次数时，输出为10；否则计数器实现减1操作。相关代码如下：module lab3_4bit_down_counter(Clk,clea
2020-10-29 22:29:24
455
原创 串并转换寄存器
1.串行输入/并行输出以1位串行输入/8位并行输出为例，当时钟沿来临时，将1位输入数据存入临时寄存器–Qtemp的最低位，Qtemp的[6:0]向左移动1位，用连续赋值语句，将Qtemp中的值赋给输出Q，实现8位数据的并行输出。2.并行输入/串行输出以8位并行输入/1位串行输出为例，当时钟沿来临时，且使能信号为1时，将8位输入数据存入临时寄存器–Qtemp；当时钟沿来临时，且使能信号为0时，将Qtemp最低位的值赋给输出Q，Qtemp的[7:1]向右移动1位，最左端用零补齐），实现1位数据的串行输出。
2020-10-29 11:24:19
510
原创 Vivado [Place 30-574]
在Vivado15.2上设计一个简单的钟控D触发器，虽然用到了Clk，但是并不打算使用板子上的晶振，而是用开关手动获得上升沿或下降沿。在实现时，遇到了[Place 30-574]这个错误，错误提示如下所示：[Place 30-574] Poor placement for routing between an IO pin and BUFG. If this sub optimal condition is acceptable for this design, you may use the CLO
2020-10-27 16:09:11
5678
1
原创 Vivado[DRC 23-20]
近日，在Vivado15.2上实现一个简单的RS触发器，在生成比特流时，遇到[DRC 23-20]这个错误，错误提示如下：[DRC 23-20] Rule violation (LUTLP-1) Combinatorial Loop - 1 LUT cells form a combinatorial loop. This can create a race condition. Timing analysis may not be accurate. The preferred resolution is
2020-10-27 15:28:14
3665
原创 1.7 COMS边沿触发器
从时钟的触发方式划分，可将触发器分为电平、电位触发的锁存器（latch）或边沿触发的寄存器。后者在数字电路中用的比较多。组合逻辑电路中不可避免的会出现毛刺，如果采用电位触发，输入端的毛刺很容易被传到输出端，因为抗干扰能力弱。主从结构原理一主一从级联，主和从的时钟是互补的。...
2020-10-25 19:05:26
766
原创 1.6 CMOS钟控触发器
1.4-1.5涉及到的是门级触发器，但是现在的数字电路中多为集成芯片，多用COMS。集成电路中，用D触发器比较多，是因为电路将逻辑运算和状态的切换功能是分离的，只有D触发器（次态等于D）单纯的实现状态的切换，其他都有逻辑运算。对双稳态电路进行修改，增加开关(两个开关互补)，形成CMOS电路。可以用CMOS管作为开关，会有电压损失，也可以用传输管作为开关，没有电压损失，但是晶体管数量变多。另一种形式与理解时钟比较灵活。但是也会有比较严重的问题，时钟在0和1之间翻转，如果占空比为1：1，将有一半以
2020-10-25 11:54:30
433
原创 1.5时钟控制的触发器（钟控JK、钟控T触发器）
除了钟控D触发器，钟控JK触发器也可以消除约束条件。当CP=1时，SD和RD不可能同时为0。J相当于S，实现置1功能，K相当于R，实现清零功能。T触发器将T触发器的T端接高电平，实现翻转功能，将CP作为输入信号，每来一次有效脉冲，触发器就会翻转一次，因此T‘触发器又叫计数触发器。不同逻辑功能的触发器小结基本RS触发器–>加两个与非门与时钟信号，构成钟控RS触发器–>将输入端的连接方式改变，构成钟控D触发器和钟控JK触发器–>在钟控JK触发器的基础上， 改造出钟控T
2020-10-25 11:17:45
4871
原创 1.4时钟控制的触发器（钟控RS、钟控D触发器）
几种中控触发器。高电平有效。现态0–>次态0时，只要置1功能无效即可；现态1–>次态1时，只要置0功能无效即可。钟控RS触发器的波形图中，需要考虑CP的值，CP为0时，保持；CP为1时，正常工作。钟控D触发器（或D锁存器）当CP=1时，C、D相当于两个非门，D的输出为C的输入，所以C、D不可能同时为1，故消除了约束条件。输出的次态与输入相同，相当于将数据存入了触发器，所以钟控D触发器又名D锁存器。...
2020-10-23 17:14:48
11040
原创 1.3触发器的功能描述
状态表。特征方程。状态图。波形图。当输入为00时，虽然不允许，但也有确定的输出，为11。只是当输入端的00跳转到11时，会引起不确定状态。或非门也可以构成RS触发器。
2020-10-23 16:50:58
287
原创 1.2 基本RS触发器原理
基本RS触发器的概念及图形符号（左侧），右侧的图为内部结构。SD、RD中的S表示Set，置1；R表示Reset，清0；D表示低电平有效。输出的互补的。状态：某个时间点，输出端的值。以下几幅图解释了触发器的4种工作原理。当SD和RD都为0时，输出均为1，破坏了输出的互补关系。当SD和RD从0变为1时，从Q或者~Q入手分析得到的结果不同，依赖于Q和 ~Q谁先反馈回去。基于以上两点，00的组合不允许出现。低电平有效，故：（1）SD有效，要置1，所以触发器处的输出端Q为1，处于“1”
2020-10-23 16:35:34
8329
1
原创 1.1触发器概述
触发器概述1.1.1 基本RS触发器双稳态电路保持良好，如何接收？1.增加开关控制（RS触发器的基本原理）。2.增加输入（CMOS的基本原理）。当in1、in2均为1时，两个与非门相当于反相器（（·1&A的，形成双稳态电路，实现保持的功能。...
2020-10-23 15:46:22
205
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人