- 博客(22)
- 收藏
- 关注
RSS订阅原创 PTPX功耗分析（二）—查看功耗曲线图
ps. 写本文的目的仅为了整理笔记，好记性不如烂笔头~ PTPX查看功耗曲线图一. 生成fsdb文件二. Time-based power analysis模式三. Verdi查看功耗波形PTPX查看功耗曲线图需要在Time-based power analysis模式下进行。由于fsdb文件大小相较VCD文件要小很多，所以选择通过读取fsdb格式的仿真文件来做动态功耗分析，并生成fsdb格式的功耗曲线图，最后使用Verdi工具查看fsdb文件。（这里举例使用的网表文件是DC综合后的门级网表）一. 生
2021-04-01 14:50:55
5957
10
原创 IC基本知识学习
IC基本知识学习1. ==verilog语法==1.1 generate语句1.1.1 generate_for语句1.1.2 generate_if语句1.1.3 generate_else语句2. ==关于约束==set_false_path和set_disable_timing的区别3. ==关于时序分析==3.1setup time violation 和 hold time violation3.1.1 解决场合3.1.2 解决方法4. ==关于验证==4.1 集成验证、单元验证、系统验证4.2
2021-03-19 11:11:59
1038
原创 Moore状态机和Mealy状态机
[ 参考来源：https://baike.baidu.com/item/Moore有限状态机/2118551https://baike.baidu.com/item/Mealy机/9929221]Moore状态机和Mealy状态机1. 时序逻辑电路1.1 Moore状态机1.2 Mealy状态机1. 时序逻辑电路按照输出变量依从关系的不同，时序逻辑电路又可分为米里型和摩（穆）尔型。二者本质的区别： 输出只和当时电路的状态有关,和当时的输入值无关。1.1 Moore状态机Moore
2021-03-19 11:09:38
2134
原创 FPGA与CPU,DSP，CPLD的区别
ps. 写本文的目的仅为了整理笔记，好记性不如烂笔头~参考来源：http://www.elecfans.com/baike/zhujipeijian/cpu/20170426511395.htmlhttps://www.zhihu.com/question/19903344/answer/13779421http://www.elecfans.com/emb/fpga/20170926555542.htmlFPGA与CPU,DSP，CPLD的区别1. FPGA与CPU,DSP的区别2. FPG
2020-09-23 10:18:39
3961
原创 门控时钟
ps. 写本文的目的仅为了整理笔记，好记性不如烂笔头~参考来源：https://www.cnblogs.com/IClearner/p/6440488.html门控时钟概念实现原理图概念实现原理图
2020-09-22 16:30:49
172
1
原创 建立时间保持时间及违例如何处理，求最大时钟频率
ps. 写本文的目的仅为了整理笔记，好记性不如烂笔头~参考来源：建立时间和保持时间关系详解一文解决关于建立时间和保持时间的困惑建立时间和保持时间的概念————————————————————————————————————建立时间保持时间及违例如何处理1. 建立时间和保持时间的概念及求最大时钟频率2. 约束条件公式推理3. 违例如何处理1. 建立时间和保持时间的概念及求最大时钟频率2. 约束条件公式推理3. 违例如何处理......
2020-09-22 16:17:52
6972
1
原创 格雷码与二进制互转及为何用格雷码做同步地址的编码
参考来源：https://www.cnblogs.com/IClearner/archive/2004/01/13/6579754.html格雷码与二进制互转及为何用格雷码做同步地址的编码1. 格雷码转二进制码2. 二进制码转格雷码3. 为什么要选择格雷码作为同步地址的编码具体转换过程可见上述图片的手推过程1. 格雷码转二进制码module gray_to_bi（input[n-1:0] G,output reg[n-1:0] B）;parameter n=4;interger i;
2020-09-20 22:21:48
328
原创 二-八-十-十六进制之间的转换
进制转换1. 二进制与十进制互转1. 二进制与八进制互转1. 二进制与十六进制互转1. 二进制与十进制互转1. 二进制与八进制互转1. 二进制与十六进制互转
2020-09-19 22:30:05
110
原创 使用verilog基于减法实现16位无符号位除法，得到商和余数
（写本文的目的仅源于记笔记的想法，好记性不如烂笔头~）参考来源：https://blog.csdn.net/alangaixiaoxiao/article/details/81624946使用verilog基于减法实现无符号位除法，得到商和余数1. 实现原理2组合逻辑实现代码3时序逻辑实现代码1. 实现原理对于16的无符号除法，被除数a除以除数b，他们的商和余数一定不会超过16位。首先将a转换成高16位为0，低16位为a的temp_a。把b转换成高16位为b，低16位为0的temp_b。在每个周期开
2020-09-19 20:56:01
1765
原创 Latch的四种写法及为何要避免其产生，以及Latch与DFF的区别？
参考来源：https://blog.csdn.net/llxxyy507/article/details/82811992https://blog.csdn.net/tianyake_1/article/details/79031582https://blog.csdn.net/perfect_lun/article/details/51818886https://zhuanlan.zhihu.com/p/34408492?from_voters_page=truehttps://www.cnb
2020-09-17 15:29:34
3600
原创 数电（四）—使用译码器74138和门电路实现/写逻辑函数，使用8选1数据选择器74151实现实现L=∑m格式的3/多输入逻辑函数
（参考“猴博士爱讲课”视频）数电（四）—使用译码器和门电路实现/写逻辑函数，使用8选1数据选择器实现实现L=∑m格式的3/多输入逻辑函数1. 使用译码器和门电路实现逻辑函数2. 根据译码器接线图写出逻辑函数3. 使用8选1数据选择器实现3输入逻辑函数==小窍门：没有公共大非号直接在Y端标L即可。==4. 使用8选1数据选择器实现多输入逻辑函数5. 使用8选1数据选择器实现L=∑m格式的3输入逻辑函数6. 使用8选1数据选择器实现L=∑m格式的4输入逻辑函数1. 使用译码器和门电路实现逻辑函数2. 根
2020-08-19 16:17:20
38328
4
原创 数电（三）—用卡诺图/公式法变最小项，最小项变变量形式，化简L=∑m+∑d形式的式子
（参考“猴博士爱讲课”视频）数电（三）—用卡诺图/公式法变最小项，最小项变变量形式，化简L=∑m+∑d形式的式子1. 用==卡诺图==法将逻辑函数变成最小项的形式==！！教你快速记住最小项表格==2. 用==公式法==法将逻辑函数变成最小项的形式3. 将最小项的形式化成变量形式4. 将L=∑m+∑d形式的式子用卡诺图化简1. 用卡诺图法将逻辑函数变成最小项的形式！！教你快速记住最小项表格A. 首先，按0,1，2，……15顺序填写表格。B. 然后，调换最后两行的顺序。C. 最后，调换最后两
2020-08-19 09:58:18
4184
原创 数电（一）—卡诺图
数电—卡诺图1. 将卡诺图表示逻辑表达式2. 将逻辑表达式画进卡诺图3. 用卡诺图化简逻辑表达式5. 用公式法化简逻辑表达式5. 求公式表示函数的反函数6. 求卡诺图表示函数的反函数法一：法二：1. 将卡诺图表示逻辑表达式2. 将逻辑表达式画进卡诺图3. 用卡诺图化简逻辑表达式5. 用公式法化简逻辑表达式5. 求公式表示函数的反函数6. 求卡诺图表示函数的反函数法一：法二：...
2020-08-11 10:35:21
3742
1
原创 数电（二）—分析/画逻辑电路图
数电—分析/画逻辑电路图1. 给出逻辑电路图分析逻辑功能2. 给出功能要求，设计电路3.常考电路二级目录三级目录1. 给出逻辑电路图分析逻辑功能2. 给出功能要求，设计电路3.常考电路二级目录三级目录...
2020-08-11 10:34:45
14140
原创 关于仿真
仿真波形中出现不定值x的原因：在tb中未赋初始值，可能导致输出信号为x；仿真波形中出现高阻态z的原因：tb中未赋初始值，输入信号会为z；位宽不一致的问题；...
2020-07-23 09:37:39
1279
原创 sdf文件
(笔记来源： http://blog.sina.cn/dpool/blog/s/blog_9c9b95910102yqqu.html?vt=4)如何反标SDF文件？SDF文件里面的时序都有几个意思？怎么验证波形上的延迟是按照SDF文件来的呢？从概念上来说，数字验证包含两方面的内容，一个是验证功能，另一个是验证时序。对应的仿真模型（不论是model，standard cell等）也不外乎这两...
2020-07-23 09:36:21
8172
原创 亚稳态问题
（文章的编写的初心仅为了记录学习笔记）参考来源：https://baike.baidu.com/item/亚稳态/3915703?fr=aladdin#3https://blog.csdn.net/gordon_77/article/details/79483119亚稳态问题1. 概念2. 产生原因发生场合解决办法信号传输中的亚稳态危害概念新的改变功能快捷键合理的创建标题，有助于目录的生成如何改变文本的样式插入链接与图片如何插入一段漂亮的代码片生成一个适合你的列表创建一个表格设定内容居中、居左、
2020-07-23 09:20:55
966
原创 复位问题
本文的编写仅为了自己学习笔记整理。参考来源：https://blog.csdn.net/wordwarwordwar/article/details/74091757https://blog.csdn.net/qq_15062763/article/details/90904439http://www.elecfans.com/dianzichangshi/20171130589181.htmlhttp://m.elecfans.com/article/678347.htmlhttp://bb
2020-07-15 11:32:52
1402
原创 组合逻辑环（Combinational Loop）
（该笔记参考于微信公众号：陌上风骑驴看IC https://mp.weixin.qq.com/s/wCHWbJtb2AOZS4Ty3u9v0Q，该笔记仅为了便于自己查阅。）什么是Combinational loop?Combinational loop: A combinational feedback loop is a path that can be traced through c...
2020-04-26 12:08:59
15107
2
原创 formality软件使用教程
（参考：https://mp.weixin.qq.com/s/XznSbJBlAdZvtAIpyzajAA）一、formality简介在现在的数字集成电路设计流程中，有很多步骤都需要进行验证。随着数字集成电路的规模、复杂度，以及在验证过程中需要的仿真矢量的不断增加，用传统的仿真器进行验证越来越成为整个设计过程中的瓶颈之所在。所谓形式验证，就是通过比较两个设计在逻辑功能上是否等同的方法来验证电...
2020-03-25 19:05:40
15375
7
原创 VCS仿真教程
一、文件准备post_file文件夹：含网表文件（或.v文件）、sdf文件（零延迟仿真不需要该文件）、（工艺库、io库）仿真文件；post_sim.f 文件：将tb文件的路径和网表文件（.v文件）的路径写到该文件里；tb文件（也可放到post_file文件夹下）；Makefile文件；需注意：a. 在tb文件里需要添加以下语句：（用于在仿真完成后打开波形。）b...
2020-03-25 13:25:41
5446
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人