- 博客(11)
- 资源 (1)
- 收藏
- 关注
RSS订阅原创 基于FPGA的IIC 协议读写 EEPROM
更多文章内容，请关注微信公众号“FPGA科技室”IIC 基本特性总线信号SDA：串行数据线SCL：串行数据时钟总线空闲状态SDA：高电平SCL：高电平IIC 协议起始位SCL 为高电平时，SDA 出现下降沿，产生一个起始位。IIC 协议结束位SCL 为高电平时，SDA 出现上升沿，产生一个结束位。IIC 读写单字节时序IIC 主机对 IIC 从机写入数据时，SDA...
2020-05-05 15:51:52
2012
原创 基于FPGA的UART异步串行通信接收模块设计与实现
欢迎关注微信公众号“FPGA科技室”，更多内容文章请关注前文已经讲解了UART通信的发送模块设计与实现，本文来讲解UART通信的接收模块设计与实现。最后可以将接收和发送模块的代码在顶层模块中例化，实现最终的综合系统，实现UART双向通信。下面来学习一下UART的数据接收的设计部分，设计中考虑到实际会使用中强电磁干扰会对数据传输信道产生一定的噪声干扰，数据会受到一定的影响，本文提出了一种改进型...
2020-05-03 10:25:09
2496
1
原创 基于FPGA的UART异步串行通信发送模块设计与实现
欢迎关注微信公众号“FPGA科技室”，更多内容请关注在电子系统中，需要板内，板间或者下位机与上位机之间进行数据的发送和接受，这就需要双方共同遵循一定的通信协议来保证数据传输的正确性。大家学过单片机，应该知道串口通信的原理，例如，在stm32中，编写UART，可以在上位机PC端利用串口调试助手，通过下位机stm32给PC机发送字符消息，反正也可以，这就是最简单的通信实例。那么在FPGA领域，常见...
2020-05-03 10:12:31
4313
原创 基于verilog的BCD计数器设计与验证
请关注微信公众号“FPGA科技室”获取更多内容本文学习且掌握BCD码的原理，这次来设计一个多位的8421码计数器再验证功能。先来了解一下啥是BCD码，BCD码又被叫做二进制十进数，二-十进制代码是一种十进制数字编码，用4位二进制数来表示十进制数中的0~9.BCD编码又可以分成有权码和无权码两种，其中，有权码有：8421码，5421码还有2421码等；无权码有：余3码，格雷码，余3循环码等。...
2020-02-25 19:46:02
7340
原创 FPGA矩阵键盘的驱动设计与验证
请关注微信公众号“FPGA科技室“本文讲解利用***verilog实现矩阵键盘的驱动设计***，在此之前，想必学过单片机的小伙伴应该很熟悉矩阵键盘，单片机用c语言实现了矩阵键盘驱动的设计(行扫描)…本文是基于FPGA来设计矩阵键盘驱动(4 * 4)，且使用LED灯状态来表示所按下的键值。由于最早的MCU的IO口相对很少，且如果在比较大的系统中，需要扩大人机交互，就要很多的按键，结果就是系统...
2020-02-16 22:07:37
1775
原创 zynq SOC设计之helloworld
更多内容关注微信公众号“FPGA科技室”ZYNQ是一款SOC芯片，其最突出的功能就是其内部包含了一个双核的Cortex_A9内核。进行ZYNQ的SOC学习。这次，讲解最基础但可以让大家熟悉zynq开发的基本流程，完全操作。最小系统分析下面这张图展示了我们需要构建的最小系统。并且本节的嵌入式实验会基于这个最小系统进行添加外设。**实验综述：**只会使用到PS部分资源，包括ARM Cort...
2020-02-13 17:05:20
477
原创 基于verilog的异步FIFO设计
微信公众号“FPGA科技室”本文所研究的FIFO，从硬件的观点来看，就是一块数据内存。它有两个端口，一个用来写数据，就是将数据存入FIFO；另一个用来读数据，也就是将数据从FIFO当中取出。与FIFO操作相关的有两个指针，写指针指向要写的内存部分，读指针指向要读的内存部分。FIFO控制器通过外部的读写信号控制这两个指针移动，并由此产生FIFO空信号或满信号。对于异步FIFO(当读写FIFO...
2020-02-13 16:48:23
401
原创 FPGA之ZYNQ SOC设计---BOOT.bin制作
ZYNQ SOC设计---BOOT.bin制作1.固化的流程2. 固化准备2. BOOT.bin 制作过程更多内容，请关注微信公众号“FPGA科技室”以前工程都是通过 JTAG 先下载 bit 流文件，再下载 elf 文件，最后点击 Run As 来运行程序。JTAG 的方法是通过 TCL 脚本来初始化 PS，然后用 JTAG 收发信息，用于在线调试。但是这样只要一断电，程序就会丢失，掉电...
2019-10-20 23:47:48
1709
原创 FPGA设计之vivado封装ip核（zynq）
FPGA设计之vivado封装ip核更多内容请关注微信公众号“FPGA科技室”将已有的FPGA功能模块封装成IP，方便在Vivado中使用。1.打开vivado，新建工程2.一开始不添加任何程序模块代码文件3.选择芯片型号（zynq7000）二，IP封装流程1.在Vivado工程中，选择菜单栏中的Tools，然后再下拉菜单中选择Creat and Package IP… 。如...
2019-08-15 23:05:15
5031
原创 基于FPGA的VGA控制器设计与验证
基于FPGA的VGA控制器设计与验证关注微信公众号，获取更多：1.VGA标准介绍计算机的显示器有很多标准,常见的有VGA,SVGA等,在现在,大部分台式机计算机的显示屏都采用VGA接口,VGA的应用之广,那么本文我们就用VGA接口来控制显示器,VGA是video graphics adapter的缩写,即为视频图形阵列,VGA接口使用15针的DB15接口,下面列举该接口引脚的功能：VG...
2019-04-28 13:33:13
2309
原创 基于verilog的正弦波发生器
基于verilog的正弦波发生器这是我在CSDN里的第一篇文章，先做个小广告。。我建了一个嵌入式和FPGA的公众号，里面也是我写的一些文章，有的是平时学习的笔记，或者实验的记录，我希望和大家一起学习，记录学习的东西。因为刚刚起步，需要大家的支持，希望大家关注一下，也可以给我点建议。。毕竟是刚刚起步，文章写的不好，大家别介意，一起努力哈哈哈FPGA科技农这一篇文章是关于基于verilog的...
2019-02-20 11:14:28
17684
18
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人