- 博客(29)
- 收藏
- 关注
RSS订阅原创 linux常用命令-grep、sed、awk
e<script>或–expression=<script> 以选项中指定的 script 来处理输入的文本文件，这个-e可以省略，直接写表达式。-F fs or --field-separator fs 指定输入文件折分隔符，fs是一个字符串或者是一个正则表达式，如-F:。-f<script文件>或–file=<script文件>以选项中指定的 script 文件来处理输入的文本文件。-C<行数 x>：除了显示符合样式的那一行之外，并显示该行之前后的 x 行内容。如：/^#/ 以#开头的匹配。
2024-03-04 23:47:41
578
原创 串行通信协议-IIC
IIC支持多主多从，当总线上有多个主机同时启用总线时，IIC具备冲突检测和仲裁的功能来防止错误产生。每个连接到IIC总线上的器件都有唯一的地址（7bit），并且每个器件都可以作为主机和从机。IIC支持多主多从，通过SDA（serial data）、SCL（serial clk）双线来进行通信。PIN口的输入输出转换通过开漏实现，fpga可使用inout口，三态门来控制。第5步和第6步可以重复多次，即顺序写多个寄存器。1.主机发送启动位、目标从机地址及写信号。3.主机一次发送写的寄存器地。
2024-01-27 18:25:53
695
1
原创 数字电源简介
通过数字接口控制的开关电源，强调的是数字电源的“通信”功能。可通过I2C或类似的数字总线来对数字信号进行控制。具有数字监测功能的开关电源，强调的是数字电源对温度等参数的“监测”功能。在1的基础上，增加了数字遥测功能以监控输入输出电流，电压，功率及温度等电源状态。以数字信号处理器（DSP）或微控制器（MCU）为核心，将数字电源驱动器、PWM控制器等作为控制对象，能实现控制、管理和监测功能的电源产品。它是通过设定开关电源的内部参数来改变其外在特性，并在“电源控制”的基础上增加了“电源管理”。
2024-01-17 22:17:55
888
原创 gvim常用操作
gvim常用操作光标移动h：向左移动j：向下移动k：向上移动l：向右移动home：移动行首end：移动行尾gg：移动首行GG：移动尾行10g：跳转至第十行复制粘贴yy：复制行p：粘贴10yy：光标所在位置向下复制10行yw：复制单词快速删除x：向后删除单个字符X：向前删除大哥字符dw：delete word，删除光标至单词结尾daw：delete a word 删除光标所在单词d2w：delete 2 words 删除从光标后的2个单词dd：删除整行2
2024-01-16 00:20:04
384
2
原创 Memory基本概念
且EPROM、EEPROM、NAND / NOR 闪存 (Flash Memory) 等都属于MTP。具体原理和其具体结构有关，无法一概而论。
2024-01-15 23:23:22
356
原创 DFT中的SCAN、BIST、ATPG基本概念
BIST(Built-in Seft Test)内建测试，是DFT的一种技术。Automatic Test Pattern Generation (ATPG)是DFT（Design for Testability，可测试性设计）中常用的技术，用于自动生成测试向量。
2024-01-13 01:28:42
852
原创 数字IC中的wafer、die、chip、cell释义
die：芯片完成制造工序后，切割成方形裸芯片(封装前)，独立的功能芯片。wafer：晶圆，整片的硅片，常见规格为6英寸、8英寸、12英寸。chip：对芯片的泛称，某些场景特质封装好的芯片。cell：是一个基本单元，如逻辑门、触发器等。
2024-01-10 20:48:20
562
原创 Verdi常用参数说明
Verdi是一个用于数字信号处理的仿真和调试工具。在Verdi中，可以使用各种参数来配置仿真和调试行为。通常使用makefile来实现自动化！
2024-01-08 22:51:08
514
原创 Verilog--逻辑操作符、位操作符与规约操作符
/逐位与，该操作用以判断是否全1。a&&b=1’b1;//a，b逻辑值非0，因而结果为1。输出：单比特结果（对操作数逐位操作的结果）输出：true 或 false，布尔值。输出：与输入同位宽的二进制。
2024-01-08 22:17:47
364
1
原创 SV的include与import的用法总结
sv中的include与import区别，以及UVM验证平台中的典型的uvm_macros.svh、uvm_pkg.sv的源码展示
2024-01-04 23:09:53
578
1
原创 matlab常用函数总结
1、eval函数当需要调用工作区变量时，通过eval(‘变量名’)可调用对应变量的值2、str2func 函数将字符串转为对应的函数示例：op=str2func(‘single’); %将字符串single转换为精度转换函数并返回给opx=op(x); %调用op将x转为单精度3、parfor 并行for循环当for循环的函数前后不影响或不相关时，可使用parfor，多个for循环并行执行大幅提升效率，具体并行度取决于CPU能支持多少个并行池。4、string和cell的区
2022-04-08 17:56:11
295
转载 浮点数定点化
目录一、基本概念二、Verilog表示定点数三、浮点数定点化一、基本概念1、浮点数：小数点位置是不定的2、定点数：小数点位置是固定的二、Verilog表示定点数FPGA的寄存器中只能表示正整数，通过定义最高位为符号位来表示有符号整数（signed）。带小数的定点数也可以通过约定小数点位置来表示。三、浮点数定点化以浮点乘法为例进行说明：1、定点转换：约定小数点位置，将浮点转为定点2、定点数相乘：对1的结果进行相乘，得到中间结果3、结果还原：对2的结果恢复成相应格式的结果4、量化误差与量化
2021-02-04 14:03:19
2581
原创 Vivado调试问题总结2
1、Behavioral Simulation通过给设计注入激励和观察输出结果，验证设计的功能和时序是否满足设计要求；2、Synthesis将高级抽象层次的电路描述转化成较低层次的描述，即生成门级网表；3、Implementation布局布线，将门级网表的位置以及连线确定下来，即实际的版图；...
2021-01-22 22:57:38
350
原创 Vivado调试问题总结1
1、输入信号高位高阻，低位正常原因分析仿真时未赋初值的情况下一般都是X（不定值）或者Z（高阻态）。解决方法核对testbench中的顶层仿真模块的信号与调用模块中的信号位宽是否对应找到对应...
2021-01-22 22:56:46
4625
1
原创 HDLbits答案（6 Verification: Reading Simulation + 7 Verification: Writing Testbenches)
目录5 Verification: Reading Simulation5.1 Finding bugs in code5.1.1 Mux（Bugs mux2）5.1.2 NAND（Bugs nand3）5.1.3 Mux（Bugs mux5）5.1.4 Add/sub（Bugs addsubz）5.1.5 Case statement（Bugs case）5.2 Build a circuit from a simulation waveform5.2.1 Combinational circuit 1（
2021-01-16 01:18:36
1086
2
原创 HDLbits答案（5 Building Larger Circuits)
目录5 Building Larger Circuits5.1 Counter with period 1000（Exams/review2015 count1k）5.2 4-bit shift register and down counter（Exams/review2015 shiftcount）5.3 FSM:Sequence 1101 recognizer（Exams/review2015 fsmseq）5.4 FSM: Enable shift register（Exams/review2015
2021-01-12 23:45:31
280
1
原创 HDLBits答案（3 Combinational logic + 4 Sequential logic)
目录3 Combinational logic3.1 Basic Gates3.1.1 Wire（Exams/m2014 q4h）3.1.2 GND（Exams/m2014 q4i）3.1.3 NOR（Exams/m2014 q4e）3.1.4 Another gate（Exams/m2014 q4f）3.1.5 Two gates（Exams/m2014 q4g）3.1.6 More logic gates（Gates）3.1.7 7420 chip（7420）3.1.8 Truth tables（Tru
2021-01-10 23:46:53
2443
1
原创 HDLbits答案（1 Getting Started + 2 Verilog Language)
目录1 Getting Started1.1 Getting Startedmodule top_module( output one ); // Insert your code here assign one = 1'b1; endmodule1.2 Output Zeromodule top_module( output zero);// Module body starts after semicolon assign zero = 1'b0;endmodu
2020-12-30 00:04:06
3239
6
转载 公司常用软件测试工具梳理
版权声明：本文转载自：https://blog.csdn.net/u011391839/article/details/80015462
2018-10-07 19:53:07
1966
转载 常用测试方法
一、按是否查看程序内部结构分为：1、黑盒测试（Black Box Testing）：黑盒测试是根据软件的规格对软件进行的测试，这类测试不考虑软件内部的运作原理，因此软件对用户来说就像一个黑盒子。简单来说，这种测试只关心输入和输出的结果，并不考虑程序的源代码。黑盒测试分为功能测试和性能测试：1)功能测试（function testing），是黑盒测试的一方面，它检查实际软件的功能是否符合用户的...
2018-10-04 10:33:06
50632
转载 软件测试流程五个阶段
转载：https://blog.csdn.net/zhusongziye/article/details/79078850
2018-10-04 10:04:57
6267
转载 软件测试基本概念
1.定义：使用人工或自动手段，来运行或测试某个系统的过程。其目的在于检验它是否满足规定的需求或弄清预期结果与实际结果之间的差别。软件测试的经典定义是：在规定的条件下对程序进行操作，以发现程序错误，衡量软件质量，并对其是否能满足设计要求进行评估的过程。2.目的：测试是程序的执行过程，目的在于发现错误。确保产品完成了它所承诺或公布的功能确保产品满足性能和效率的要求确保产品是健壮的和适应用...
2018-10-04 09:44:57
200
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人