- 博客(4)
- 收藏
- 关注
RSS订阅转载 理解FPGA中的RAM、ROM和CAM；ROM、RAM、DRAM、SRAM、FLASH
目前大多数FPGA都有内嵌的块RAM(Block RAM)，可以将其灵活地配置成单端口RAM(DPRAM，Single Port RAM)、双端口RAM(DPRAM，Double Ports RAM)、伪双端口RAM(Pseudo DPRAM)、CAM(Content Addressable Memory)、FIFO等常用存储结构。FPGA中其实并没有专用的ROM硬件资源，实现ROM的思路是对RA...
2019-07-29 17:06:58
522
转载 FPGA基础知识
1.硬件设计基本原则FPGA（Field-Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。速度与面积平衡和互换原则：一个设计如果时序余量较大，所能跑的频率远高于设计要求，能可以通过模块复...
2019-07-29 16:36:11
540
转载 bram和dram的区别
选择distributed memory generator和block memorygenerator标准：Dram和bram区别：1、bram 的输出需要时钟，dram在给出地址后既可输出数据。2、bram有较大的存储空间，是fpga定制的ram资源；而dram是逻辑单元拼出来的，浪费LUT资源3、dram使用更灵活方便些补充：在Xilinx Asynchronous FIF...
2019-05-30 10:38:17
341
转载 wire 和reg
这是事转载的一篇文章，觉得不错，虽然中间有点小错误。wire与reg类型的区别：wire型数据常用来表示以assign关键字指定的组合逻辑信号。模块的输入输出端口类型都默认为wire型。默认初始值是z。reg型表示的寄存器类型。always模块内被赋值的信号，必须定义为reg型，代表触发器。默认初始值是x。reg相当于存储单元，wire相当于物理连线。Verilog 中变量的物理数据分...
2019-05-27 19:37:38
673
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人