- 博客(96)
- 收藏
- 关注
RSS订阅翻译 Data Integrity For JEDEC DRAM Memories
随着 DRAM 制程从 1x 到 1y 到 1z 并进一步发展到 1、1节点，以及 DRAM 设备速度上升到 LPDDR5 的 8533 和 DDR5 的 8800，数据完整性正在成为 OEM 和其它用户必须考虑的一部分，依赖于存储在 DRAM 中的数据的正确性，系统才能按设计工作。
2022-09-17 19:47:33
599
转载 逻辑分析仪是什么？-必需掌握的逻辑分析仪的基础知识
到目前为止，“逻辑分析仪”这一术语的使用并不十分严格。实际上大多数逻辑分析仪是定时分析仪和状态分析仪的综合体。我们下面将讲述这两种分析仪各自的特殊功能。定时分析仪基础时分析仪是逻辑分析仪中类似示波器的部分。我们可以将它们看成是亲密的堂兄堂弟。定时分析仪用与示波器相同的通用形式显示信息，水平轴代表时间，垂直轴代表电压幅度。由于这两种仪器上的波形与时间相关，因此称为“时域”中的显示。逻辑分析仪www.keysight.com/us/en/products/logic-analyzers.h
2022-03-25 23:31:41
2292
转载 示波器基础二十问
第一问：示波器的波形代表什么意义？一句话概括：水平坐标代表时间，垂直坐标代表电压（一般是电压），电压随时间变化的曲线就是示波器显示的波形。垂直坐标比较好理解，就是电压的大小。水平坐标代表时间，有很多人被绕了进去，但是只要注意以下一点就可以了：注意：示波器是一个实时工具，示波器显示的，就是当前时刻正在发生的。为什么要强调这个问题呢？因为曾经有人问我：我的示波器怎么这么慢，显示一条波形要等十几秒钟，作为电子设备，显示一条波形不是一瞬间的事么？我一看，可不要十几秒么，他设置的水平坐标长度就是十
2022-03-25 23:17:48
4553
转载 服务器BIOS和BMC等知识详解
引言：以BIOS为核心的固件产业，是信创产业链的重要组成部分，可被誉为信创产业的“山海关”。在计算机体系中，BIOS 有着比操作系统更为底层和基础性的作用，是机器点亮后第一个被激活的系统程序，主要负责检测、访问与调试底层硬件资源，并分配给操作系统，以保障整个机器顺利安全运转。目前，全球 X86 授权 BIOS 厂商共计 4家，它们分别是 AMI、Phoenix、Insyde 和百敖，而百敖（卓易信息旗下）又是境内唯一一家 BIOS 厂商。本文将聚焦BIOS产业生态，围绕10个核心问题，从技术和产品定
2022-03-22 23:09:24
11543
翻译 DRAM Failures（漏电流与寄生电容）
自DRAM制程进入20nm开始，漏电流一直是 DRAM设备失效的主要原因。即使其它底层设备没有任何异常，但DRAM中的漏电流问题会导致可靠性问题。因此，漏电流已成为 DRAM 器件设计中重要考虑因素。图1 (a) DRAM Cell, (b) GIDL in Cell Transistor, (c) Dielectric leakage between BLC and SNC, (d) Dielectric leakage at DRAM CapacitorDRAM存储单元（图1 (a)）在电源
2022-03-19 23:51:21
2811
翻译 新的Rowhammer攻击技术可绕过DDR4记忆体的现有防御，成功率百分之百
苏黎世联邦理工学院COMSEC团队公布DRAM新漏洞CVE-2021-42114 ，能在40款来自三星、美光及SK海力士等业者生产的DRAM装置上、触发Rowhammer位元翻转现象，可能让恶意程式取得系统最高权限或绕过安全沙箱。由苏黎世联邦理工学院（ETH Zurich）资讯科技暨电机工程系所组成的电脑安全团队COMSEC，本周揭露了一个存在于DRAM的新漏洞CVE-2021-42114，能够在所检验的所有的DRAM装置上、触发Rowhammer位元翻转现象。锁定记忆体的Rowhammer攻击
2022-03-12 23:30:04
428
原创 线性反馈移位寄存器(LFSR)
线性反馈移位寄存器（linear feedback shift register, LFSR）是指，给定前一状态的输出，将该输出的线性函数再用作输入的移位寄存器。异或运算是最常见的单比特线性函数：对寄存器的某些位进行异或操作后作为输入，再对寄存器中的各比特进行整体移位。移位寄存器是产生信号和序列的常用设备，它分为线性和非线性两大类，著名的一序列和序列就是分别由线性和非线性反馈移位寄存器所生成的。线性反馈移位寄存器（Linear feedback shift register，LFSR）是通常由动态或
2022-03-09 00:07:21
3212
原创 伪随机二进制序列(PRBS)
PRBS是Pseudo Random Binary Sequence的缩写，即“伪随机二进制序列”的意思。PRBS码具有“随机”特性，是因为在PRBS码流中，二进制数“0”和“1”是随机出现的，但是它又和真正意义上的随机码不同，这种 “随机”特性只是局部的，即在周期内部，“0”和“1”是随机出现的（码流生成函数与初始码确定后，码流的顺序也是固定的），但各个周期中的码流却是完全相同的，所以我们称其为“伪”随机码。PRBS码的周期长度与其阶数有关，常用的阶数有7、9、11、15、20、23、31，也就是我们
2022-03-08 23:25:08
6576
翻译 半导体测试行业的相关术语
1.ATE=Automatic Test Equipment. 是自动化测试设的缩写，于半导体产业意指集成电路(IC)自动测试机， 用于检测集成电路功能之完整性， 为集成电路生产制造之最后流程， 以确保集成电路生产制造之品质。2.DUT= Device Under Test.待测设备，半导体行业一般是电子元器件/芯片。3.PIB= Prober Interface Board. 探针接口板：介于测试机探针台和半导体晶圆或芯片之间。是载板的一种，主要用于在半导体器件封装前的测量，与自动...
2022-02-26 19:37:11
6622
翻译 芯片测试术语，片内测试(BIST)，ATE测试
芯片测试分为如下几类：1. WAT：Wafer AcceptanceTest，wafer level 的管芯或结构测试；2. CP：chip probing，wafer level 的电路测试含功能；3. FT：Final Test，device level 的电路测试含功能。CP测试CP是wafer level的chip probing，是整个wafer工艺，包括backgrinding和backmetal（if need），对一些基本器件参数的测试，如vt（阈值电压），Rdson（导通电阻
2022-02-26 18:19:03
11490
转载 DDR4设计概述以及分析仿真案例
DRAM （动态随机访问存储器）对设计人员特别具有吸引力，因为它提供了广泛的性能，用于各种计算机和嵌入式系统的存储系统设计中。本文概括阐述了DRAM 的概念，及介绍了SDRAM、DDR SDRAM、DDR2 SDRAM、DDR3 SDRAM、DDR4 SDRAM、DDR5 SDRAM、LPDDR、GDDR。DRAMDRAM较其它内存类型的一个优势是它能够以IC（集成电路）上每个内存单元更少的电路实现。DRAM 的内存单元基于电容器上贮存的电荷。典型的DRAM 单元使用一个电容器及一个或三个FET（场
2021-12-09 23:02:10
4488
转载 DDR5时代信号完整性仿真帮你应对新的设计挑战
2020年2月6日，美光科技宣布交付全球首款量产的低功耗DDR5 DRAM 芯片，随后，三星S20系列和小米10系列手机先后发布，全新的LPDDR5内存成为两家的共同卖点之一，这也预示着DDR5的时代即将到来。今天我们就来聊一聊DDR5的发展过程，设计难题以及如何通过仿真来应对DDR5设计挑战。本文主要目录：01.DDR技术的发展历程02.DDR5的出现，带来了哪些设计挑战？03.如何通过仿真及建模中的创新克服DDR5技术挑战04.DDR5仿真解决方案05.DDR5仿真实例...
2021-12-09 22:47:52
3334
转载 SSD原理学习笔记
本文为清华大学存储课程的学习笔记，以及一些体会，图片主要来自课程的PPT，附带一些Note来做补充说明。非遗失性存储主要介于Storage以及Memory之间，延时在100-1000ns，非常接近Memory的60ns，而远高于Storage的性能。传统的磁盘由于机械式的部件，使得性能非常慢 - 两个马达要转该图表现出，从1990年开始磁盘的延迟在不断降低，直到2005左右，就基本没变化了。带宽也是，2000年之后变化就比较少...
2021-11-08 00:01:18
705
1
转载 DRAM学习笔记
DRAM非常重要，但是我发现我并没有真正的懂DRAM的整个架构与执行流程。上图为DRAM的硬件结构，右图CAP为电容，WL表示一个晶体管。若要DRAM密度变大，则会使得取CAP数据的难度加大，所以DRAM不能无限扩容。整个DRAM的结构如上图所示，其中Chip、Bank以及Row/Column的概念比较重要。读取数据的时候，开始Row Decoder会将一个row读到Sense Amps（row buffer）中，然后由Column decod..
2021-11-07 23:46:04
968
翻译 DDR 内存 ECC 纠错
对于 DDR4 DIMM 和 SODIMM（支持 ECC），ECC（纠错码）由内存控制器为写入的每个字节计算。每字节一个位作为计算的一部分提供，并存储在与存储其保护的字节不同的设备中。但是，一旦写入数据到达 DRAM，就不会对其进行检查。ECC 实际上仅用于保护 Read 上的数据。读回数据后，内存控制器检查 ECC，如果不正确，则尝试进行某种恢复。该恢复取决于系统，并且未由 JEDEC 规范指定。事实上，ECC 的计算和算法也没有具体说明，许多系统供应商也没有发布他们的 ECC 算法。如果是单个位错误..
2021-10-21 22:45:25
3593
原创 DDR5 相关问题
DDR5 什么时候公开发售？DDR5预计在2022年推向市场（已有小部分DDR5在市场发售），目前有三家公司已生产DDR5 DRAMS：海力士、三星、镁光。DDR5 需要新主板吗？是的。这是因为 DDR5 和 DDR4 不兼容，新的 DDR5 主板很可能会在 2022 年问世。手机会有DDR5吗？不会，DDR5 适用于服务器、台式机和笔记本电脑，LPDDR5将用于手机。DDR5 会用于游戏吗？也许，GDDR5将是更好的选择。DDR5 的价格是多少...
2021-10-21 00:01:56
966
转载 DDR 学习时间 (Part A - 1)：一篇 2002 年的 DDR 控制器设计硕士论文
Part A-1 ，DDR 控制器设计，学习第一期本期学习挪威科技大学教授 Magnus Själander 在2002 年的硕士论文《SoC 的 DDR SDRAM 控制器设计与实现》。Magnus 教授在硕士毕业之后，研究重心转到了低功耗领域，并没有继续研究 DDR 控制器设计，但这篇硕士论文仍然十分不错。本文的特点是 DDR 控制器的实现比较简单，偏重于功能的实现而不是性能的优化。但对 DRAM 本身以及控制器的功能做了比较简洁但全面的介绍。另外本文比较早期，其 20 年前的 DDR （换句话
2021-10-19 23:38:16
1122
翻译 DDR4 SDRAM - Understanding the Basics
引言 Introduction如今，DDR4 SDRAM 是基于 FPGA 或者 ASIC 的设备中非常流行的存储介质。本文我们将探寻 DDR4 的一些的基础知识：DDR4 SDRAM 的内部结构是怎么样的 DDR4 的基础操作：读写操作是如何进行的，以及 高层次的 SDRAM 子系统概述，比如 FPGA/ASIC 与 DDR4 SDRAM 通信的整个系统物理结构 Physical Structure从 DRAM 必要的 IO 管脚及其功能来开始本文是个不错的主意。本章我们将从 DRAM
2021-10-19 22:52:45
1511
翻译 DDR4 SDRAM - Understanding Timing Parameters
引言 Introduction在 DDR 标准中有很多很多时序参数（timing parameter），但当你真的和 DDR4 打交道时，会发现经常访问或者读到的参数也就那么几个，它们相比剩下的参数要常用许多。所以，本文将基于具体的 DDR 命令，讨论那些经常用到的参数。这些命令真的很容易忘记，一段时间不怎么用到后，记忆就会马上模糊。本系列的另一篇文章：Timing Parameter Cheat Sheet，可以用作具体时序参数的快速查找手册。Note：本文所用到的图片都来自于 JEDEC D
2021-10-19 22:43:24
1790
翻译 DDR4 - Initialization, Training and Calibration
引言 Introduction当一个拥有 DRAM 子系统的设备启动时，有几件事需要在 DRAM 进入工作状态之前完成。下图是来自 JEDEC specification （DDR4 标准，https://www.jedec.org/standards-documents/docs/jesd79-4a）的状态机，展示出上电之后 DRAM 经历的几个状态。图-1 DDR4 初始化状态机实质上，完整的初始化过程（Initialization）包括以下 4 个单独的步骤：上电与初始化 ，Pow
2021-10-19 22:37:07
2472
转载 DDR4 设计概述以及分析仿真案例
1.1DDR4与DDR3 不同之处相对于DDR3, DDR4首先在外表上就有一些变化，比如DDR4将内存下部设计为中间稍微突出，边缘变矮的形状，在中央的高点和两端的低点以平滑曲线过渡，这样的设计可以保证金手指和内存插槽有足够的接触面从而确保内存稳定，另外，DDR4内存的金手指设计也有明显变化，金手指中间的防呆缺口也比DDR3更加靠近中央。当然，DDR4最重要的使命还是提高频率和带宽，总体来说，DDR4具有更高的性能，更好的稳定性和更低的功耗，那么从SI的角度出发，主要有下面几点, 下面章节对主...
2021-10-19 22:28:47
3017
翻译 Memory Training、Testing and Margining
DDR 内存训练/初始化期间会发生什么，它与制造测试或系统边缘验证所需的内容有何不同？在 Intel 平台上，BIOS 内存参考代码 (MRC) 用于初始化内存控制器并优化读/写时序和电压以获得最佳性能。MRC 非常复杂：它的工作是优化以 2GT/s 及更高速度运行的多条并行总线，并使它们充当“一个系统”。它通过使用复杂的方法来实现这一点，包括片上端接 (ODT)、读/写调平（使用“飞越”拓扑故意引入飞行时间偏差，从而避免同时发生的开关噪声）、Vref 调谐、CMD/CTL /ADDR 计时训练等方
2021-10-19 22:24:19
2465
转载 4万字【Python高级编程】保姆式教学，进阶感觉到吃力？学完这些就轻松了
前几天和一个小伙子聊天时，发现了一个问题，他从零开始学Python，学完列表、字典和函数等基础之后，就开始往爬虫方向进阶学习，结果又花了一个多月的时间，啥也没学成，反而寸步难行。其实这个问题的主要原因还是在于Python入门知识没学好，我所说的Python入门知识指的不仅仅是列表等基础知识，还包括面向对象和进程线程等高级编程内容。这可能是初学者不太清楚该怎么打基础，然后不巧的是所选择的学习资源就没有好好讲高级编程这一块的内容，导致了后面学起来吃力。欲速则不达，所以要往Python爬虫等方向学习的
2021-10-19 00:26:32
329
转载 快速入门 Python 爬虫
随着网络技术的发展，数据变得越来越值钱，如何有效提取这些有效且公开的数据并利用这些信息变成了一个巨大的挑战。从而爬虫工程师、数据分析师、大数据工程师的岗位也越来越受欢迎。爬虫是 Python 应用的领域之一。有 Python 基础对于学习 Python 爬虫具有事半功倍的效果。就像学英语一样，一个对英语一概不通的人听完别人读英语，自己也能读出来，但要把英语读好，学好音标非常有必要。一、Python 开发环境的搭建Python 目前流行 Python 2.x 与 Python 3.x 两个版本，由
2021-10-19 00:19:12
168
转载 高手进阶！终极内存技术指南
序：不得不说的话 序：不得不说的话 作为电脑中必不可少的三大件之一（其余的两个是主板与CPU），内存是决定系统性能的关键设备之一，它就像一个临时的仓库，负责数据的中转、暂存…… 不过，虽然内存对系统性能的至关重要，但长期以来，DIYer并不重视内存，只是将它看作是一种买主板和CPU时顺带买的“附件”，那时最多也就注意一下内存的速度。这种现象截止于1998年440BX主板上市后，PC66/100的内存标准开始进入普通DIYer的视野，因为这与选购有着直接的联系。一时间，有关内存时.
2021-10-17 23:13:11
1494
1
转载 内存为什么要Training? 内存初始化代码为什么是BIOS中的另类？
有人说BIOS程序就是按照硬件手册和根据用户选择填寄存器，几张表就能解决的事为什么要这许多程序呢？虽然数千个选择形成的组合爆炸让穷举表成为不可能，但它也道出了BIOS大部分程序的实质：填写寄存器。有一个声音发出了不同意见，在BIOS程序里面，长期居住了一个另类，他的名字叫做MRC：内存参考代码。他的任务就是初始化内存，而他却管自己叫做Memory Training代码，主打的是调整时序和提高信号完整性。好高级的名字：Training，训练，似乎和人工智能有关？当然不是，但和AI 模型的training之
2021-10-17 22:56:12
2251
转载 NUMA技术
三种系统架构 & 两种存储器共享方式从系统架构来看，目前的商用服务器大体可以分为三类： 对称多处理器结构(SMP：Symmetric Multi-Processor) 非一致存储访问结构(NUMA：Non-Uniform Memory Access) 海量并行处理结构(MPP：Massive Parallel Processing)。 共享存储型多处理机有两种技术 均匀存储器存取（Uniform-Memory-Access，简称UMA）技术 非均匀存
2021-10-17 22:39:36
2377
原创 BIOS 配置与性能调优
通常为了获得更高的性能，我们会对服务区BIOS设计进行性能调优。概述通常，我们希望系统能获得更高性能，可以调整 BIOS来实现。注意：最高性能配置并不适合所有应用程序，因为它会消耗大量功率。但是，对于基准测试和性能敏感的集群，建议进行性能配置。每个供应商BIOS实现或界面都会有差异，以下是用于 BIOS 性能调整的BIOS选项列表。在开始之前，建议阅读服务器制造商提供的 BIOS 指南，根据需要升级 BIOS，并根据你的需要进行配置。1 .Power- 配置电源以最大功...
2021-10-17 14:16:07
5802
翻译 SLC、MLC、TLC 和 QLC NAND SSD 之间的区别：哪个更好？
如果你想要一个顶级系统，尤其是用于游戏或内容创作，那么 SSD 是绝对必要的。然而，在你去寻找之前，你应该知道要寻找什么。有多种不同类型的 SSD。就基本的 SSD 存储单元而言，有 SLC、MLC、TLC 和 QLC。其中，TLC 是最受欢迎的，不过，QLC 最终将取代它们。在 I/O 方面，有 SATA 和 NVMe。最后，最新的 SSD 也基于 3D NAND/VNAND 技术。这可能会使SSD 选择变得非常混乱。下面让我们来分解这些术语。SLC、MLC、TLC 和 QLC：这些是存储单元.
2021-10-17 13:00:18
17657
转载 python实现——处理Excel表格（超详细）
一个Excel电子表格文档称为一个工作簿 一个工作簿保存在一个扩展名为.xlsx的文件中 一个工作簿可以包含多个表 用户当前查看的表（或关闭Excel前最后查看的表）称为活动表 在特定行和列的方格称为单元格、格子处理Excel表格需要用到openpyxl模块，该模块需要手动安装pip install openpyxlxls和xlsx简单来说：xls是excel2003及以前版本所生成的文件格式xlsx是excel2007及以后版本所生成的文件格式（excel 2007之后版本可以
2021-10-15 22:16:06
8388
4
转载 加班熬夜整理出来的100道Python基础题，学到就是赚到！超级详细
这不每天晚上下班了无聊，就给大家整理出来了一百道Python必刷题，基本上都做的出来的话，基础彻底没问题了~大致涉及到的知识点有：基础语法变量类型运算符条件判断循环字符串列表元组字典函数异常内置函数面向对象正则表达式异常处理…OK，我们开始今天的正题吧第1题问题：编写一个程序，找到2000年至3200年(包括在内)中所有可被7整除但不能被5整除的所有数字，得到的数字按逗号分隔，打印在一行上。提示：考虑使用range(begin, end..
2021-10-15 21:39:01
600
转载 最快69秒逆向DRAM地址映射，百度安全论文入选国际电子设计顶会DAC
本篇论文介绍了由百度安全研究设计的DRAM address mapping逆向工具——DRAMDig，能够在平均7~8分钟时间（最快仅需要69秒），快速、可靠地逆向出DRAM地址映射 —— Rowhammer攻击实现的关键步骤。该工具可用来评估个人主机、云计算基础设施是否受到Rowhammer攻击的威胁。DAC是以电子设计自动化（EDA）和嵌入式系统及软件（ESS）为主题的国际公认的最顶尖学术会议，也是中国计算机学会（CCF）认定的A类会议，被誉为EDA界的奥斯卡。大会每年吸引全球知名的学者参与成果
2021-10-14 22:57:13
219
转载 深入理解Cache工作原理
大家好，今天给大家分享一篇关于 Cache 的硬核的技术文，基本上关于Cache的所有知识点都可以在这篇文章里看到。关于 Cache 这方面内容图比较多，不想自己画了，所以图都来自《Computer Architecture : A Quantitative Approach》。这是一本体系架构方面的神书，推荐大家看一下。本文主要内容如下，基本涉及了Cache的概念，工作原理，以及保持一致性的入门内容。1、为什么需要 Cache1.1 为什么需要 Cache我们首先从一张图来开始
2021-10-14 22:41:12
381
翻译 CPU缓存：L1、L2 和 L3 缓存之间的区别
每个现代处理器都具有少量高速缓存。在过去的几十年中，缓存架构变得越来越复杂：CPU 缓存的级别增加到三级：L1、L2 和 L3，每个块的大小都在增长，缓存关联性也发生了几次变化。但在我们深入研究细节之前，您必须知道缓存究竟是什么以及它为什么重要？此外，现代处理器由 L1、L2 和 L3 缓存组成。这些缓存级别之间有什么区别？高速缓存与系统内存：SRAM 与 DRAM缓存内存基于速度更快（且价格昂贵）的静态 RAM，而系统内存则利用速度较慢的 DRAM（动态 RAM）。两者的主要区别在于前者采用C..
2021-10-14 22:26:23
9606
翻译 DDR4、GDDR5、GDDR6内存的区别
计算机内存主要有两种类型：主内存（RAM）和图形内存（VRAM）。前者利用 DDR4（很快还会有 DDR5），而后者利用 GDDR5（和 GDDR6）标准。但这两者有什么区别。在这篇文章中，我们将DDR4 与 GDDR5 和 GDDR6内存进行比较，并检查它们之间的异同。DDR4 与 GDDR5 内存DDR4 的运行电压低于 GDDR5，准确地说是 1.2 伏。另一方面，GDDR5 可以高达 1.5v。这是因为后者基于 DDR3 内存标准，该标准也具有 1.5v 的库存电压。 DDR4 和 D
2021-10-14 22:06:51
16532
转载 一文搞掂十大经典排序算法
一文搞掂十大经典排序算法今天整理一下十大经典排序算法。1、冒泡排序——越小的元素会经由交换慢慢“浮”到数列的顶端算法演示算法步骤比较相邻的元素。如果第一个比第二个大，就交换它们两个； 对每一对相邻元素作同样的工作，从开始第一对到结尾的最后一对，这样在最后的元素应该会是最大的数； 针对所有的元素重复以上的步骤，除了最后一个； 重复步骤1~3，直到排序完成。算法实现def bubbleSort(arr): for i in range(1, len(arr)):
2021-10-13 21:45:21
62
转载 五万字《算法和数据结构》小白零基础算法入门导读(建议收藏)
前言这篇文章的主要目的是为尚未接触算法的朋友提供一个学习算法的路线指引，但是实际学习过程还是需要看个人的毅力和坚持。那么，让我们先来看下需要按照什么样的顺序来进行刷题吧。下图代表的是 LeetCode 经典的算法和数据结构的总纲。五万字《算法和数据结构》小白零基础算法入门导读(建议收藏)_英雄哪里出来-CSDN博客...
2021-10-13 21:29:29
187
转载 Python基础入门笔记
前言（认识Python）既然学习 Python，那么至少得了解下这门语言，知道 Python 代码执行过程吧。Python 的历史有兴趣的百度百科下就有，这个不多说了。1、我们先来了解下什么是解释型语言和编译型语言？计算机是不能够识别高级语言的，所以当我们运行一个高级语言程序的时候，就需要一个“翻译机”来从事把高级语言转变成计算机能读懂的机器语言的过程。这个过程分成两类，第一种是编译，第二种是解释。编译型语言在程序执行之前，先会通过编译器对程序执行一个编译的过程，把程序转变成机器语言。运行时就
2021-10-11 23:59:52
170
翻译 DDR3 、DDR4 与 DDR5 内存的不同
几乎所有类型的易失性存储器都是基于动态随机存取存储器或 DRAM。它比静态内存（SRAM）慢，但更实惠，这是其广泛使用的主要原因。DRAM 的最新迭代是 DDR4 内存。它的继任者 DDR5 已被指定，但尚未上市。在这篇文章中，我们比较了 DDR3、DDR4 和 DDR5，并分析了最近三代 DRAM 之间的差异。DDR4 在 1200 到 1600MHz 之间运行。OEM 通常将 DDR4 速度宣传为 DDR4-3200 或 DDR4-3600。这不是操作频率，而是 MT/s 的数量（每秒百万次.
2021-10-11 22:14:12
14780
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人