weixin_41730009的博客

原创 【新】异步FIFO代码 verilog

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档 文章目录前言 前言 提示：看完了很多篇异步FIFO代码 感觉都有或多或少的问题，现在提供一版修改后的代码分享给大家，大家一起讨论批评指教。谢谢。 代码如下（宽度为8，深度为5）： module Afifo( 　　input wr_clk, 　　input rst_n, 　　input wr_en, 　　input [WSIZE-1 : 0]din, 　　input rd_clk, 　　input rd_en, 　　output reg