自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(182)
  • 资源 (5)
  • 收藏
  • 关注

原创 密码学之对称加密体系(2):AES、SM4的 S 盒具体算法的实现

AES、SM4的 S 盒具体算法的实现,如何实现AES和SM4的S盒的相互转化

2022-08-26 12:58:45 2555 2

原创 密码学之对称加密体系(1):AES、SM4的 S 盒有限域与复合域算法实现原理

本文要讲一下如何实现 AES 和 SM4 的 S 盒实现。其实,除了我们平时使用**查找表**实现,如c 语言一个unsigned int Sbox[256] = {...},verilog一个always case xxx:解决问题。而这种查表实现是S盒最基本的实现方法。本文主要介绍一种较为复杂的S盒实现,可以将 S 盒的实现,并结合线性变换(AES 的 MixColumn,SM4 的 $L$变换)形成 $8\rightarrow 32$的大表 T-Table 进行加速,例如openssl的查表实现。

2022-06-20 10:57:43 2050

原创 AHB2APB桥接器设计(2)——同步桥设计的介绍

可以分为三个部分来分析整个同步桥的设计:主要功能将左边AHB的信号转换为APB的信号,同步桥只有一个时钟和复位,信号转换主要由一些组合逻辑来实现 1. 第一部分: 主要有HCLK,HRESETn, PCLKEN, APBACTIVE这些时钟、复位控制信号 2. 第二部分: 主要以H开头的信号,主要是AHB BUS上的信号 3. 第三部分: 主要以P开头的信号,主要是APB BSU上的信号...

2022-06-08 08:30:00 2816 2

原创 AHB2APB桥接器设计(1)——基本原理

AHB2APB桥的基本原理 AHB to APB桥的基本原理AHB1. AHB与APB总线 AHB: Advanced High-performance Bus,高级高性能总线APB: Advanced Peripheral Bus,高级外设总线2. AHB与APB总线的特性1.高性能、高时钟频率、高带宽> 2.多master并行操作、Burst突发操作、split分片传输、2级流水线传输 3.可以作为master接口,也可以作为slave接口 4.CPU、DSP

2022-05-20 18:23:11 7239 1

原创 密码学之公钥密码体系(4):Rabin公钥密码方案

一、Rabin公钥密码方案Rabin密码体制,被认为是对RSA密码体制的改进,其安全性基于求合数的模平方根的难度。而这个困难性等价于求解因子分解。RSA算法中只要素数被分解,密码就会被破解。而Rabin方案其实可以看做为RSA方案的一个特例,但被证明破译的难度和分解大整数一样难度。Rabin方案的特点:1. Rabin 方案不是一一映射的,对于同一个密文,可能会有多个对应的明文;2. Rabin算法的安全性基于求解合数模平方根困难性问题,破解难度和大整数分解相当;3. Rabin算法可以看做

2022-05-19 17:04:09 4923 1

原创 硬件安全技术——概述3

硬件安全在确保集成电路(ICs)和电子系统的信任、完整性和真实性方面发挥着重要作用。原语,例如物理不可克隆函数(PUFs)和真实随机数生成器(trng),分别生成设备固有的电子指纹和随机数字签名,以生成常用的加密密钥和id,用于设备身份验证、克隆预防、生成会话密钥、nonce等。此外,抗模具和集成电路回收(CDIR)传感器等设计提供了针对集成电路仿冒(回收)的对策,这是现代电子供应链中的一个重要问题。在本章中,讨论了针对各种威胁和漏洞的常用硬件安全原语和设计。首先,简要讨论设备固有属性,因为这些特性在设计各

2022-05-03 10:48:50 1082

原创 一文看懂什么是HTTPS,及其安全传输机制和原理

HTTP 和 HTTPS协议都是我们日常工作和学习中经常碰到的问题,那么什么是HTTPS和HTTPS?两者的主要区别又是什么?理解两者的差别能够帮助我们在工作中和生活中能够得到安全的保障,如判断网页是否安全和值得用户信任,并将隐私等重要数据传给服务器等。极大保障我们日常生活的安全。相信通过本篇博客能够帮助你更加深刻的理解HTTP和HTTPS协议的原理。

2022-05-02 12:34:11 498

原创 密码学之公钥密码体系(3):ElGamal算法

公钥密码体系之Elgamal算法3一、ElGamal算法ElGamal算法是基于离散对数求解困难的加密体系。与RSA算法一样,都能用于数据加密和数据签名。但是两者的原理不一样,ELGmal算法基于离散对数问题,而RSA算法基于大数分级困难问题。此外,对于ElGamal算法对于使用相同的私钥,对相同的明文进行加密,每次得到的加密结果却不一样,这是ElGamal算法另一个重要特征。...

2022-03-01 16:35:46 7514

原创 数字IC设计——跨时钟域篇4(多比特处理)

数字IC设计——跨时钟域篇4(多比特处理)一、 两级触发器的问题两级触发器存在的问题如果简单的按照单比特信号穿越方法各bit打两拍单独穿越,则会造成各个bit穿越时间不一致(寄存器对于每个信号的延迟时间不一样),则会造成另一个时钟域里面有一些被前一个时钟沿采到了,有些被后面的采到了,导致目的时钟域采到的值错误,造成中间态无意义的数据。解决多比特跨时钟域方法如果多比特信号之间存在逻辑关联性,可以在源时钟域将信号合成一个单一的控制信号,然后进行两级寄存器同步。下左图是错误的处理方式,右图是正

2021-06-30 16:27:23 6298 5

原创 数字IC设计——跨时钟域篇3(单比特处理)

数字IC设计——跨时钟域篇3(单比特处理)下面介绍常见的单比特跨时钟域的处理方法一、慢时钟域信号同步到快时钟域的处理方法:两级寄存器同步慢时钟信号进入到更快的时钟域时(频率相差2倍以上),此时不用考虑快时钟域信号采样丢失问题,可以考虑使用两级触发器进行同步处理。边沿检测同步器慢时钟信号进入到更快的时钟域时(频率相差2倍以上),为了避免快时钟域多次采样到有效信号,快时钟需要对信号进行边沿检测。需要使用边沿检测同步器握手处理(单比特比较少用)当一个慢时钟域的单比特信号进入到更快的时钟

2021-06-30 16:26:09 4319 2

原创 数字IC设计——跨时钟域篇2(亚稳态)

数字IC设计——跨时钟域篇2(亚稳态)数字IC设计——跨时钟域篇2(亚稳态)### 一、建立时间与保持时间**前提条件**:==对任何一种触发器,在时钟触发沿前、后的一个小时间窗口内,输入信号必须稳定。==

2021-06-30 16:24:51 1871

原创 数字IC设计——跨时钟域篇1(时钟域)

数字IC设计——跨时钟域篇1一、时钟域概要1. CDC介绍CDC(clock domain crossing)检查(跨时钟域的检查)是对电路设计中同步电路设计的检查。非同步时钟没有固定的相位关系,这样Setup/Hold不满足而产生了亚稳态是无法避免的。我们采用同步设计的方法保证亚稳态不会无序的在电路中传播,从而导致功能问题。随着当今SOC设计的规模越来越大,时钟越来越多,工作模式越来越复杂。跨时钟域电路不但多,而且非常复杂。 在当今的电路设计中我们通常使用多级同步,异步FIFO,握手等同步设计来保

2021-06-05 18:52:22 9185 2

原创 密码学之公钥密码体系(2):RSA算法

密码学——公钥密码体系之RSA算法2 一、RSA算法背景上一讲介绍了公钥密码体系中的背包算法,在Merkle背包算法出现后不久,便出现了第一个比较完善的公开秘钥算法RSA,它可以用于加密也可以用于数字签名(一般常用作数字签名,速度较快)。RSA算法以它的三个发明者Ron Rivest,Adi Shamir和Leonard Adleman的名字命名。RSA的安全基于大数分解的难度。其公开密钥和私人秘钥是一对大素数的函数。从一个公开密钥和密文中恢复出明文的难度等价于分解两个大素数之积。

2021-06-05 18:50:29 1387 2

原创 数字IC设计verilog编写——6脉冲同步器

数字IC设计verilog编写——6脉冲同步器脉冲同步器首先在源时钟域进行信号翻转,在跨时钟域到des_clk,并进行边沿检测,即为dec_clk时钟域的脉冲,实现脉冲同步;在实际的电路设计中,异步电路的设计在实际应用中的重要意义不言而喻。由于信号在不同时钟域之间传输,容易发生亚稳态的问题导致,不同时钟域之间得到的信号不同。处理亚稳态常用打两拍的处理方法。多时钟域的处理方法很多,最有效的方法异步fifo,异步fifo适合处理不同时钟域之间传输的数据组,但有时不同时钟域之间仅仅传递脉冲,异步f

2021-06-05 11:23:25 3673 2

原创 硬件安全技术——芯片安全设计技术4(PUF)

芯片安全设计技术4——PUF一、什么是PUF1. 物理不可克隆函数——PUF2. PUF特性3. PUF结构5. 与TrustZone技术的区别二、SRAM PUF特点1. SRAM PUF2. SRAM PUF Key存储3. SRAM PUF 产品形态4. SRAM PUF生命使用周期三、SRAM PUF应用1. 生成应用Key流2. Wrap Operation3. 防克隆的应用方案四、结论一、什么是PUF1. 物理不可克隆函数——PUF物理不可克隆函数(即PUF:physical unclon

2021-05-29 18:05:13 10682 2

原创 硬件安全技术——芯片安全设计技术3

芯片安全设计技术3一、硬件安全解决方案1. 为什么需要硬件安全2. 传统安全解决方案对比3. SoC安全解决方案二、Root of Trust(信任根)1. 信任根(RoT)是建立信任链的来源,也是SoC中安全根基2. 安全启动3. 密钥管理三、关键安全模块四、安全系统的应用五、总结一、硬件安全解决方案1. 为什么需要硬件安全安全是系统级的,如果只是软件进行安全防护,那么无法建立强有力的信任根Crypto Engine只是解决了密码计算问题,只是单纯的拼凑组合是无法组成安全系统的各种高等级的认证

2021-05-29 18:05:03 4865 5

原创 硬件安全技术——芯片安全设计技术2

硬件安全技术——芯片安全设计技术2芯片安全设计技术1一、常见的公钥密码算法1. 公钥密码概述2.RSA密码算法3. RSA算法描述4. ECC椭圆曲线算法二、常见的使用场景1. **非对称算法应用**2. 常见应用1——网络认证3. 常见应用2——安全启动4. 常见应用3——V2X新应用领域5. 常见应用4——嵌入式设备6. RSA、ECC的选择三、常见的抗攻击设计1. 点乘,模幂的防侧信道保护2. 验签的防FI(错误注入)保护四、非对称密码算法实现1. 层次化设计2.选取适合的坐标系3.预计算加速(软件

2021-05-29 18:04:49 1508 1

原创 硬件安全技术——芯片安全设计技术1

芯片安全设计技术一、常见的对称算法二、常见的使用模式与场景三、常见的抗攻击设计四、对称密码算法实现一、常见的对称算法对称密码算法:加密和解密的秘钥是一样的加密过程:X是明文,K是秘钥,Y是密文解密过程:Y是密文,K是秘钥,X是明文常见的对称算法AES (Advanced Encryption Standard)DES/3DES (Data Encryption Standard)SM4ZUCChacha20按照字节来划分,前三种AES,DES, SM4可分为一类,均按照8、1

2021-05-29 18:04:39 3073 2

原创 硬件安全技术——概述2(5G时代IoT环境下芯片安全风险与挑战)

上一节中主要介绍了关于硬件安全技术和安全威胁的概述,本次主要介绍5G时代背景下IoT环境下芯片安全风险与挑战。一、5G时代下的IoT5G时代下的IoT——终端数量爆发式的增长随着5G技术的发展,大数据量、低延时的通讯成为可能,这给物联网世界带来了迅猛的发展,智慧交通、智慧医疗、智慧电网,这些年逐步走进生活成为现实。爆炸式的终端互联,已经进入每一个家庭。到2019年,消费物联网终端数量已经达到了60亿规模,工业物联网终端超过50亿。按照终端使用情况,我们可以把终端分为三类:消费性物联网终端;

2021-05-28 21:25:05 3118 4

原创 硬件安全技术——概述1(安全威胁和硬件安全技术)

一、硬件安全技术是什么?传统视角:硬件安全=密码芯片安全,特别是智能卡、可信计算、Ukey等芯片攻击防御技术密码芯片的逻辑接口、物理接口安全;核心功能:具备防攻击能力,能有效保护秘钥存储、进行安全密码运算;密码芯片是一个边界清楚,作为一个黑盒子,放在系统中,起到安全密码运算、防攻击等功能。二、智联时代万物互联+智能化:云、端协作、数字孪生、海量数据,如智能家居、智慧城市、电力网络等迈向智能时代。网络攻击进入物理世界:攻击截面扩大,风险巨大,如黑客操控物理世界产品,威胁从

2021-05-28 21:24:57 8839

原创 密码学之公钥密码体系(1):背包算法

密码学——公钥密码体系之背包算法1众所周知,公钥密码,又称非对称密码,比较常见的是基于以下三种数学难题的公钥密码体制;大数因子分解难解性(RSA)离散对数难解性(ElGamal)椭圆曲线离散对数难解性(ECC)1.背包算法本次介绍的并不是以上三种类型的公钥密码体制,而是在公钥密码出现之前,就已经存在的公开密码加密算法:背包算法;背包算法是由Merkle和Hellman开发的背包算法。只能用于加密,后来由Shamir将它改进,使之也能用于数字签名;背包算法的安全性起源于背包难题,他是一个N

2021-05-12 23:47:02 3739

原创 密码学基础知识1

1、概述密码只是信息安全的一部分,它的目的很明确就是为了解决信息安全问题。不同的密码技术算法解决不同的信息安全问题,但没有一种技术能解决所有信息安全问题。信息安全有四类特性:机密性:为了防止信息被窃听,对应的密码技术有对称密码和非对称密码。完整性:为了防止信息被篡改,对应的密码技术有单向散列函数、消息认证码、数字签名。认证:为了防止攻击者伪装成真正的发送者,对应的密码技术有消息认证码和数字签名。不可否认性:为了防止发送者事后否认自己没有做过,对应的密码技术为数字签名。为了尽可能的解决不同的

2021-05-06 16:14:39 833 1

原创 数字IC设计verilog编写——5无毛刺时钟MUX设计

1.Glitch Free技术在时钟切换时,需要涉及到时钟切换的MUX设计 glitch free技术(一种防止毛刺产生的多路选择器设计)问题无缝切换需要解决两个问题:一是异步切换信号的跨时钟域同步问题,需要同步电路原理消除亚稳态;二是同步好了的切换信号与时钟信号如何做逻辑,才能实现无毛刺。2.Glitch Free 技术原理下图显示了防止源时钟相互倍数的时钟开关输出出现毛刺的解决方案。在每个时钟源的选择路径中插入一个负边沿触发的D触发器。 在时钟的下降沿采样选择控制(SELECT),以及仅在

2021-05-03 17:24:18 2624 2

原创 数字IC设计verilog编写——4流水线握手协议

1 流水线与握手协议流水线在电路设计过程中,是必不可少的一种实现方式,其可以提高电路的性能,当我们需要设计高速电路的时候,就需要用到流水线;流水线的设计,就是指对延时较大的组合逻辑插入寄存器,把较大的组合逻辑拆分成几个时钟周期来完成,以提高系统的最大时钟频率。但是这样做,会导致数据输出的延时,假若插入一个寄存器,则数据输出就到产生一个时钟周期的延时,假若插入N个寄存器,就会产生N个时钟周期的延时;而握手协议能够确保数据的上游和下游能够正确的接收数据,握手协议的原则是:当Valid和Ready信号同时高

2021-04-30 20:58:39 6185 7

原创 数字IC设计verilog编写——3边沿检测

上升沿,下降沿检测电路,即针对输入信号的跳变进而输出判断结果,上升沿、下降沿可以分别进行寄存器打拍,而后相与或者相或;module edge_detect( clk, rstn, signal_a, pos_edge_flag, neg_edge_flag);input clk,rst;input signal_a;output pos_edge_flag, neg_edge_flag;reg signal_r

2021-04-26 14:09:57 707

原创 数字IC设计verilog编写——2如何优雅的写出分频器RTL设计(续)

上一篇文章介绍了有关分频器的RTL设计,有细心的读者可以发现RTL代码并不完善,如何对RTL改进,优雅的写出RTL,让面试官对你的coding style有深刻的印象,并认为你的基础扎实;下面先看这个例子:使用Verilog语言编写7分频的RTL设计:module div_old_7( //define div = N input clk, input rstn, output o_clk); parameter N = 7; reg

2021-04-24 18:24:22 736

原创 数字IC设计verilog编写——1分频器

本次介绍的主题是分频器的电路实现,包括偶数分频,奇数分频,以及任意整数的分频器的RTL编写;直接进入主题1.偶数分频首先给出任意偶数分频RTL(以6分频为例)(不完善的)module div_even #(parameter N = 6)( //define div = N input clk, input rstn, output o_clk); reg [m:0] cnt; //width m determined

2021-04-24 14:39:39 1027

原创 复微杯参赛经验分享

各位芯片设计爱好者,大家好,今天给大家分享本人(CSDN:摆渡沧桑)参加电子设计大赛的经验,仅供参考。去年参加了第二届“复微杯”全国大学生电子设计大赛数字赛道,以及第三届“华为杯”中国研究生创芯大赛,均取得了不错的成绩;复微杯是数字赛道的一等奖(第一名),华为杯是企业专项一等奖(第一名),团队三等奖;拿到总共三万的奖金。我们团队名为“躺着撸代码”队;第一届复微杯数字赛道第一名是“站着写代码”队,这下知道该起什么名字了吧[坏笑];团队成员有来自复旦大学和上海大学,大家是可以自由跨校组队,建议跨校组队的同学

2021-04-09 19:17:14 4040 2

原创 基于Montgomery算法的高速、可配置RSA密码IP核硬件设计系列博文

基于Montgomery算法的高速、可配置RSA密码IP核硬件设计系列文章分享原创声明:本系列所有的博文都是本人参考相关的文献资料后,独立撰写,组织语言后,编写本系列博文,如需转载,请注明转载出处;本系列主要基于FPGA进行相关的硬件设计,也可以采用ASIC,对于硬件初学者来说,是一个很值得学习的地方,包括第八部分相关的加法器的实现,一些算法的硬件实现,一些密码学的相关知识,相关的软件的使用,如Verilog,Python等,以及一些随机数的产生,抵抗侧信道攻击的算法等。基于Montgomery算法的

2021-02-27 21:38:42 2808 3

原创 基于Montgomery算法的高速、可配置 RSA密码IP核硬件设计系列(八)——相关算法的软件实现

基于Montgomery算法的高速、可配置RSA密码IP核硬件设计系列(八)原创声明:本系列所有的博文都是本人参考相关的文献资料后,独立撰写,组织语言后,编写本系列博文,如需转载,请注明转载出处;基于Montgomery算法的高速、可配置 RSA密码IP核硬件设计系列(八)本次第八部分主要介绍相关项目的具体模块的设计方案,如相关算法的软件实现;下面介绍采用软件生成RSA公钥私钥对的方法RSA公钥、私钥对软件生成方法对于RSA算法,给出两个大的素数很容易,但是对于给出两个大素数的乘积,去找他们的

2021-02-27 21:30:17 973

原创 基于Montgomery算法的高速、可配置 RSA密码IP核硬件设计系列(七)——模乘内部各个模块的设计实现方案

基于Montgomery算法的高速、可配置RSA密码IP核硬件设计系列(七)2.3.3 蒙哥马利内部各模块的实现方案2.3.3.1 加法器设计方案2.3.3.2 压缩器(Compressor)设计方案2.3.3.3 Booth乘法器设计方案原创声明:本系列所有的博文都是本人参考相关的文献资料后,独立撰写,组织语言后,编写本系列博文,如需转载,请注明转载出处;基于Montgomery算法的高速、可配置 RSA密码IP核硬件设计系列(七)本次第七部分主要介绍相关项目的具体模块的设计方案,如模乘内部各个模块

2021-02-27 21:22:33 1377

原创 基于Montgomery算法的高速、可配置 RSA密码IP核硬件设计系列(六)——模乘模块的设计实现方案

基于Montgomery算法的高速、可配置RSA密码IP核硬件设计系列(六)2.3 蒙哥马利模乘模块设计2.3.1 模乘模块功能原创声明:本系列所有的博文都是本人参考相关的文献资料后,独立撰写,组织语言后,编写本系列博文,如需转载,请注明转载出处;基于Montgomery算法的高速、可配置 RSA密码IP核硬件设计系列(六)本次第六部分主要介绍相关项目的具体模块的设计方案,如模乘模块的设计方案;2.3 蒙哥马利模乘模块设计2.3.1 模乘模块功能蒙哥马利模乘运算模块时整个RSA IP核的设计核心

2021-02-27 21:10:10 1508

原创 基于Montgomery算法的高速、可配置 RSA密码IP核硬件设计系列(五)——模幂模块(抵抗侧信道攻击)模块的设计实现方案

基于Montgomery算法的高速、可配置RSA密码IP核硬件设计系列(五)2.2 模幂模块设计(抵抗测信道攻击模块)2.2.1 模幂模块及内部模块的功能2.2.3 模幂各模块的实现方案2.2.3.1 随机伪操作与指数掩码(抵抗测信道攻击)的实现方案2.2.3.2 状态机控制的实现方案2.2.3.3 数据通路的实现方案2.2.3.4 FIFO块的实现方案原创声明:本系列所有的博文都是本人参考相关的文献资料后,独立撰写,组织语言后,编写本系列博文,如需转载,请注明转载出处;基于Montgomery算法的高

2021-02-27 21:00:50 1051

原创 基于Montgomery算法的高速、可配置 RSA密码IP核硬件设计系列(四)——数字模块的总体实现方案

基于Montgomery算法的高速、可配置RSA密码IP核硬件设计系列(四)2 数字模块实现方案2.1 总体模块设计2.1.1 总体实现架构2.1.2 总线接口功能2.1.2 AXI总线Master模块接口说明2.1.3 外部寄存器描述原创声明:本系列所有的博文都是本人参考相关的文献资料后,独立撰写,组织语言后,编写本系列博文,如需转载,请注明转载出处;基于Montgomery算法的高速、可配置 RSA密码IP核硬件设计系列(四)本次第二部分主要介绍相关项目的具体模块的设计方案,如数字模块的总体设计方

2021-02-27 20:42:53 1099

原创 基于Montgomery算法的高速、可配置 RSA密码IP核硬件设计系列(三)——抵抗侧信道攻击设计方案

基于Montgomery算法的高速、可配置RSA密码IP核硬件设计系列(三)1.5 抵抗侧信道攻击设计方案1.5.1 抵抗简单功耗攻击(SPA)设计方案1.5.2 抵抗差分功耗攻击 (DPA) 与故障攻击(FIA)设计方案原创声明:本系列所有的博文都是本人参考相关的文献资料后,独立撰写,组织语言后,编写本系列博文,如需转载,请注明转载出处;基于Montgomery算法的高速、可配置 RSA密码IP核硬件设计系列(三)本次第二部分主要介绍相关项目的具体模块的设计方案,如抵抗侧信道攻击、以及总体的设计模块

2021-02-27 20:31:45 1182 4

原创 基于Montgomery算法的高速、可配置 RSA密码IP核硬件设计系列(二)——模乘模幂设计方案

基于Montgomery算法的高速、可配置RSA密码IP核硬件设计系列(二)1.3 模乘算法设计方案1.3.1 蒙哥马利模乘原始算法1.3.2 基2的蒙哥马利算法1.3.3 高基 (基16) 模乘算法设计方案1.4 模幂算法设计方案1.4.1 L-R二进制算法 (L-R Binary Algorithm)1.4.2 R-L二进制算法 (R-L Binary Algorithm)1.5 抵抗侧信道攻击设计方案1.5.1 抵抗简单功耗攻击(SPA)设计方案1.5.2 抵抗差分功耗攻击 (DPA) 与故障攻击(F

2021-02-27 20:31:20 2143 1

原创 基于Montgomery算法的高速、可配置 RSA密码IP核硬件设计系列(一)——总体方案设计

原创声明:本系列所有的博文都是本人参考相关的文献资料后,独立撰写,组织语言后,编写本系列博文,如需转载,请注明转载出处;基于Montgomery算法的高速、可配置 RSA密码IP核硬件设计系列(一)本次第一部分主要介绍相关项目的背景,意义,研究内容,以及总体的设计方案;0. 前言密码技术是当今保障信息安全的核心技术。作为公钥密码体制代表的 RSA 算法,由于其简单、易于理解,安全性高,广泛应用在密码领域。因此,高性能、低成本、安全性高的硬件实现是当前嵌入式领域研究的热点。本文在对 RSA 模幂算法

2021-02-27 20:10:05 2339 2

原创 PCIe协议在SoC中的作用

下面介绍PCIe在SoC中是如何提高性能的,主要分为以下几个部分:PCIe协议的特点:PCIe设备的认识PCIe的互联系统PCIe高带宽低延迟的实现PCIe对SoC系统性能的提升一. PCIe协议的特点PCIe特性PCIe 1.0-6.0 协议标准:二. PCIe设备PCIe应用场景2.网卡USB显卡4.固态硬盘PCIe接口形式...

2021-01-07 19:29:41 2240

原创 AMBA总线协议(六)—— 一文看懂 AXI3 协议原子访问2

AMBA总线协议(五)—— 一文看懂 AXI3 协议 原子访问 2AXI协议还规定了独占和锁定访问机制AXI协议还规定了怎么开发独占和锁定访问机制原子访问:1. 主要类型:为了使原子访问的开发更加简单,使用ARLOCK[1:0]/AWLOCK[1:0]信号提供独占访问和锁定访问:

2020-12-08 13:44:24 3549 4

原创 AMBA总线协议(五)—— AXI3 协议接口信号介绍1

1. AXI 协议介绍:a. AXI协议AMBA AXI协议主要用于高性能,高频率系统设计,并且有很多特性支持AXI可以应用于高速的互连架构最新AMBA 接口(指AXI 3)主要目标:1) 高带宽、低延迟的设计2) 不需要桥接器就可以工作在高频 3) 满足更广的组件接口的要求4) 很适合具有初始化延迟高的内存控制器5) 灵活性,在互连架构的实现上具有灵活性6) 向下兼容AHB,APB接口AXI协议的关键特征:1) 地址控制和数据相分离;2) 支持使用字节STROBE进行非对

2020-12-08 13:28:27 4546

AXI4中文翻译详细资料.zip

AXI 4 版本介绍 内有AXI 4, AXI-Lite,ACE扥等协议 i. AMBA AXI协议主要用于高性能,高频率系统设计,并且有很多特性支持AXI可以应用于高速的互连架构 最新AMBA 接口(指AXI 3)主要目标:

2020-12-10

Tsuprem2004.09.zip

Tsuprem4特性: ◆ 可与MEDICI结合进行工艺器件二维联合仿真; ◆ 包含丰富的工艺模型; ◆ 采用了先进的数值计算技术; ◆ 提供了可视化平台。

2019-05-25

medici.zip

Medici 是先驱(AVANTI)公司的一个用来进行二维器件模拟的软件,它是最经典的半导体器件模拟软件,它对势能场和载流子的二维分布建模,通过解泊松方程和电子、空穴的电流连续性等方程来获取特定偏置下的电学特性。用该软件可以对双极型、MOS型等各种类型的晶体管进行模拟,可以获得一个器件内部的电势和载流子2-D分布,可以预测任意偏置下的器件特性。

2019-05-25

MOSFET Modeling & BSIM3 User's Guide,英文版,程玉华,胡正明著

集成电路数字和模拟设计行业采用的最精确的模型 BSIM3V3,用户指导手册,可用于HSPICE,模拟电路,的基于物理的深亚微米MOSFET 模型,适用于数字和模拟电路设计,由Berkeley 加州大学的器件组开发

2018-12-19

verilog硬件描述语言

Verilog是一种硬件描述语言,和C语言神似。不过它并不是一种纯粹的计算机编程语言。虽然经过二者编写的代码都会经过编译,但Verilog代码并不会生成机器指令。你可以使用Verilog代码生成所设计的硬件电路,也可以编写测试文件(testbench)来验证自己的设计。这好比使用语言来生成电路设计,这种方式比画图设计可是方便多了呢

2018-12-06

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除