4 Verdvana

尚未进行身份认证

暂无相关描述

等级
TA的排名 41w+

Quartus Prime 17.0及以上版本编译之后无法打开PLL MegaWizard的解决办法

1.出现的问题    在QuartusPrime17.0及以上版本中,使用PLL并且编译之后无法再次打开PLLMegaWizard进行PLL参数的修改。    IPComponent中能看到PLL,但是打开就是PLL.v的源文件,只能修改一下频率。没法再打开GUI修改界面。2.解决方法...

2019-03-18 09:34:36

固化JIC文件后无法在AS模式下下载程序的解决办法

1.出现的问题    使用DE1-SoC开发时,在某次固化JIC文件到EPCQ后发现无法再次下载SOF或JIC文件。下载时Programmer会显示(Failed),并且无法“AutoDetect”,提示“unabletoscandevicechain,hardwareisnotconnect”。如图: &nbs...

2019-03-08 08:49:56

基于FPGA的并行排序算法

1.前言    并行排序法的总体思路就是,把每个数都跟其他数比较一下,大于则得一分,然后根据分数大小将输入的数排序。相较于其他排序法,并行排序只需四个周期就能给他排出来,不过会占用很多资源,用面积换速度。    八个16位数据并行排序RTL图如下: 

2019-02-02 23:11:39

在Quartus Prime 17.1以上版本中添加Frame Reader IP核

1.前言    想在硬核上挂载一块VGA协议的TFT屏幕(5寸800*480),需要在PlatformDesigner中添加图像帧缓存读取控制器(FrameReader)和VGA控制器(ClockedVideoOutputIntelFPGAIP)的IP核。但是17.1版本之后图像帧缓存读取控制器被整合到FrameBufferⅡ(...

2019-01-16 13:02:09

自定义数码管IP核,并让NiosⅡ SBT for Eclipse自动抓取驱动文件

1.前言    在PlatformDesigner(原Qsys)中创建自定义六位七段独立数码管IP核并让NiosⅡSBTforEclipse自动抓取驱动文件。开发环境:QuartusPrimeStandardEdition18.1系统版本:Windows10Prox6418092.框架  ...

2019-01-16 12:56:46

为SoC-FPGA添加TFT显示屏和USB键盘

1.前言    手里有一块DE1-SoC开发板(导致我吃了八百个月的土),按照友晶的培训手册和小梅哥的《基于CycloneVSoCFPGA的嵌入式系统设计教程》初步搭建起了SoC-FPGA平台,并且在上面跑了一些简单的例程。  &amp

2019-01-16 12:47:53
勋章 我的勋章
    暂无奖章