- 博客(31)
- 资源 (69)
- 收藏
- 关注
RSS订阅
转载 眼图
什么是眼图？它用在什么场合？反映了波形的什么信息？解答:眼图（Eye Diagram）可以显示出数字信号的传输质量，经常用于需要对电子设备、芯片中串行数字信号或者高速数字信号进行测试及验证的场合，归根结底是对数字信号质量的一种快速而又非常直观的观测手段。消费电子中，芯片内部、芯片与芯片之间经常用到高速的信号传输，如果对应的信号质量不佳，将导致设备的不稳定、功能执行错误，甚至故障。眼图反映的是数字信号受物理器件、信道的影响，工程师可以通过眼图，迅速得到待测产品中信号的实测参数，并且可以预判在现场可能发生的
2020-05-27 16:31:46
5276
转载 学习笔记：智能电源芯片
LDO（Low Dropout Regulator）低压差线性稳压器优点：稳定性好，负载响应快，输出纹波小缺点：效率低，输入输出的电压差不能太大DC-DC（Direct Current to Direct Current）直流变直流优点：效率高，输入电压范围较宽缺点：负载响应比LDO差，输出纹波比LDO大SDP （标准下行端口）这种端口的D+和D-线上具有15千欧的下拉电阻限流值为：挂起时2.5mA，连接时100mA，连接并配置为较高功率时为500mADCP （专用充电..
2021-01-22 15:45:03
806
原创 MOS管规格书参数解析
在这之前，首先了解下三极管和MOS管的区别：三极管是电流控制型的器件，通过基极电流去控制集电极电流，实现电流、电压信号放大或者驱动负载工作；场效应管是电压控制器件，需要通过栅极（G）电压来控制场效应的导通，实现场效应的导通和关断。三极管由两个PN结组成，可以排列成NPN或者PNP的结构。有基极（B）、集电极（C）和发射极（E）三个引脚。NPN三极管：由基极（B）流进的控制电流Ib，控制由集电极（C）流进的电流Ic； PNP三极管：由基极（B）流出的控制电流Ib，控制由集电极（C）流出的电流Ic；
2020-11-12 15:57:29
8041
原创 笔记：SATA
高速差分信号设计：1、SATA是高速差分信号，一个SATA包含一个发送信号对和一个接受信号对，这些差分信号的走线长度差别应小于5mil。使差分对的走线长度保持一致非常重要，不匹配的走线长度会减小信令之间的差值，增加误码率，同时还会产生共模噪声，进而增加EMI辐射。差分信号线对应该在PCB板表层并排走线（微带线），如果信号线对必须在不同的层走线，那么过孔两侧的走线长度必须保持一致。2、差分信号先对的走线不能太靠近，建议走线间距是走线相对于参考平面高度的10倍。3、为了减少EMI，差分对的走线间距不要超过
2020-11-03 15:29:27
2733
原创 笔记：SAS
串行SCSI（SAS：Serial Attached SCSI）是一种电脑集线的技术，其功能主要是作为周边零件的数据传输，如：硬盘、CD-ROM等设备而设计的接口。SAS并支持与串行式ATA（SATA）设备兼容，且两者可以使用相类似的电缆发射端通过短传输线连接到一个测试负载、发射器通过不同损失的长传输线连接到测试负载和3对串扰分析拓扑结构。SAS接口四个方面要求：1、分析传输线损耗2、发射器规范3、损耗对接收端眼图的影响4、串扰仿真分析得出：SAS要减少损耗也需要较大的介质高度，进而要求更大的
2020-11-03 15:28:02
106
转载 信号完整性与电源完整性的详细分析
最近在论坛里看到一则关于电源完整性的提问，网友质疑大家普遍对信号完整性很重视，但对于电源完整性的重视好像不够，主要是因为，对于低频应用，开关电源的设计更多靠的是经验，或者功能级仿真来辅助即可，电源完整性分析好像帮不上大忙，而对于50M -100M以内的中低频应用，开关电源中电容的设计，经验法则在大多数情况下也是够用的，甚至一些芯片公司提供的Excel表格型工具也能搞定这个频段的问题，而对于100M以上的应用，基本就是IC的事情了，和板级没太大关系了，所以电源完整性仿真，除非能做到芯片到芯片的解决方案，加上封
2020-10-20 09:46:42
1105
原创 学习笔记八：晶振不起振问题
晶振在电路中的作用就是为系统提供基本的频率信号，如果晶振不工作，MCU就会停止导致整个电路都不能工作。然而很多工程师对晶振缺乏足够的重视和了解，而一旦出了问题却又表现的束手无策，缺乏解决问题的思路和办法。晶振不起振问题1、 物料参数选型错误导致晶振不起振例如：某MCU需要匹配6PF的32.768KHz，结果选用12.5PF的，导致不起振。解决办法：更换符合要求的规格型号。必要时请与MCU原厂或者我们确认。2、 内部水晶片破裂或损坏导致不起振运输过程中损坏、或者使用过程中跌落、撞击等因素造成晶振内
2020-10-16 18:30:19
6032
原创 学习笔记七：分析
通过学习分析可知：1、内层信号层（带状走线）的串扰要比表层走线（微带走线）小。（表现形式：表层串扰波形峰值大于内层串扰波形峰值）2、走线间距减小会增大串扰。电源层可以屏蔽掉串扰(存在串扰的走线可以用电源平面层屏蔽，一条表层，一条中间信号层)...
2020-10-16 15:32:13
159
原创 Hyperlynx仿真操作小点
一、改变传输线的属性双击传输线，在对话框中选择要的线型，设置部分线的阻抗。点击edit coupling regions栏，选择右上方的edit stackup，编辑想要的叠层属性，通常改变顶底层和电源层、地层之间的PP厚度（10、8、5），在Z0 Planning设置目标阻抗值为(60Ω、75Ω、100Ω)，调整传输线所在那一层（顶层？底层？中间层？）二、改变端接电阻电源值发现不管单击双击都没有用。再菜单栏上选择setup，点击power supplies选项，在弹出对话框中修改VCC电源值
2020-09-22 14:34:04
766
转载 allegro之5种封装Symbol和3种PAD类型
cadence的allegro有5种类型的封装：1、 Package Symbol 、 一般元器件封装，例如电阻电容、芯片IC等。他要求和逻辑设计中的项目标号一一对应。是逻辑设计在物理设计中的反映。包含：焊盘文件 .pad ,图形文件.dra ，和符号文件.psm。 这些是我们设计中最常见的封装。2、 Mechanical Symbol、 主要是结构方面的封装类型。由板外框及螺丝孔等结构定位器件所组成的结构符号。包含：图形文件.dra ，和符号文件.bsm。主要是我们有时我们设计PCB 的外框及螺丝孔位
2020-09-10 09:53:02
2929
原创 Allegro 镜像丝印处理
本文问题描述：Allegro 设计中丝印镜像了。在器件在正面，丝印也在正面，但是不管怎么“R”都转不过来，发现其实丝印已经被镜像至反面（可能也就需要简单左右镜像下，就可以了）。如下图：艹作：在菜单栏点击view，选择Flip Design ，点击选中要设置的丝印，右键点击Mirror，如此镜像的丝印就被镜像过来喽。是不是很实用，赶紧收藏吧！...
2020-07-30 15:36:04
7062
原创 allegro如何对差分对单根网络进行等长调节
选中要调整的差分线，再点击左栏的快捷按钮，此时options会弹出相关的调整s参数，设置好差分线参数，鼠标放在刚才选中的线上拉出一个方框，方框内就会显示线的形状变化，再次点击鼠标后，就会把线绘制成曲线形状（蛇形走线）。在这里注意：如果调整走线操作时，另一根线也还是跟着动，此时点击鼠标右键，弹出对话框中，选择单根走线选项（single trace mode），之后就可以调整差分的单根走线。。...
2020-07-23 10:49:03
5604
2
原创 学习笔记五：电路设计需要注意的那些事
注意one：电路设计注意事项（1）为了获得具有良好稳定性的反馈电路，通常要求在反馈环外面使用一个小电阻或扼流圈给容性负载提供一个缓冲。（2）积分反馈电路通常需要一个小电阻（约 560 欧）与每个大于 10pF 的积分电容串联。（3）在反馈环外不要使用主动电路进行滤波或控制 EMC 的 RF 带宽，而只能使用被动元件（最好为 RC 电路）。仅仅在运放的开环增益比闭环增益大的频率下，积分反馈方法才有效。在更高的频率下，积分电路不能控制频率响应。（4）为了获得一个稳定的线性电路，所有连接必须使用被动滤波
2020-07-21 18:14:31
2209
翻译 逻辑电平、噪声容限、串行通信
常用高速逻辑电平：LVDC 低电压差分信号，又称RS644总线接口。最基本的LVDS器件就是LVDS驱动器和接收器。LVDS的驱动器有驱动差分线对的电流源组成，电流通常在3.5mA。LVDS接收器有很高的输入阻抗，依次驱动器输出的大部分电流都流过100Ω的匹配电阻，并在接收端的输入端产生约350mV电压。当驱动器翻转时，改变流经电阻的电流方向，所以产生有效的逻辑“1”和逻辑“0”状态。LVDS具有高速、超低功耗、低噪声和低成本的特性。在应用模式可以分四种：单向点对点；双向对点；能通过一条双绞线实现
2020-07-09 10:07:30
830
翻译 场效晶体管MOSFET
N沟道增强型MOSFET,为了改善某些参数的特性，如提高工作电流、提高工作电压、降低导通电阻、提高开关特性等有不同的结构及工艺，构成所谓VMOS、DMOS、TMOS等结构MOSFET就有了4钟类型：P沟道增强型，P沟道耗尽型，N沟道增强型，N沟道耗尽型场效应晶体管是电压控制元件，而双极结型晶体管是电流控制元件。在只允许从取较少电流的情况下，应选用场效应管；而在信号电压较低，又允许从信号源取较多电流的条件下，应选用双极晶体管。双栅极MOSFET双栅极（dual-gate）MOSFET通常用在射频（Ra
2020-07-07 18:14:54
1038
原创 IBIS模型的那些年这些事（一）
在LineSim原理图文件，双击任意缓冲模型，打开“Assign Models”对话框 ，点击打开“Edit Model File”按钮，可以进入IBIS模型编辑器，查看模型参数。（注意：在“Assign Models”界面，最下栏model to paste 如果没有参数出现，说明还需要在“setup”–>option—> general 打开“preference”界面设置general，选择“general”选项卡，勾选第一个“…，always use models internal v
2020-06-09 18:14:30
1385
2
翻译 回转率和上升时间：不完全相同
回转率和上升时间：不完全相同信号的带宽是多少？，我们看了上升时间和带宽之间的经典关系。关于上升时间的讨论通常会引出这样的问题：这是否与增长率相同？让我们看一看斜率，一个类似上升时间的概念，但有一些重要的区别。如图所示图1，阶跃响应的上升时间定义为波形从最终值的10%过渡到90%所需的时间。(有时使用20/80%来定义上升时间。)请注意，上升时间定义为波形大小的百分比，并且与所涉及的电压无关。图1中的波形上升时间约为3秒。图1.步骤响应的上升时间是从最终值的10%过渡到90%所需的时间。斜率定
2020-05-29 11:00:42
1773
原创 学习笔记四：入侵网络和受害网络——耦合区域
两条入侵网络，一条受害网络，三个网络形成一个耦合区域。如上图1：左蓝粗线和右蓝长线是入侵网络，中间蓝线是受害网络。如图所示是上图对应的偶尔区域。实线段为受害网络，虚线段为入侵网络入侵网络和受害网络线的位置并非固定，组成的耦合区域也非固定，是根据实际布线变化。以上入侵网络和受害网络都是同一组网络不同的耦合区域。...
2020-05-27 10:41:12
323
原创 学习笔记三：衍生兄弟——过冲和振铃
学习笔记三：衍生兄弟之过冲和振铃先解释下过冲和下冲：过冲(overshoot)：通俗讲，一端到另一端，本来是一条很平整的马路，今天走着走着突然中间多了座山。（超过设定值）下冲(undershoot)：通俗讲，一端到另一端，本来是一条很平整的马路，今天走着走着突然中间多了悬崖。（低于设定值）有过冲定随有振铃:过冲直观表现就是信号失真。同时过冲通常伴有安定时间（也可以称之为振铃持续时间，就是从输出到达稳态需要的时长）。与过冲非常相关的是振铃，它紧随过冲发生，信号会跌落到低于稳态值，然后可能会反弹
2020-05-25 17:18:21
5150
原创 学习笔记二：IBIS模型编辑报错纠正
新建IBIS文件后，写好了相应的IBIS模型文件。写好文件后，最好要检查下是否符合ibis语法。注意：第一点：IBIS头文件的[File name]，此处名称需要和文件名称相同，同时名称字符数需在12个字符之内。否则会报错：File_name string ‘xxxxx.ibs’ is too long, truncating to 12 characters. - File name opened ‘xxxxx.ibs’ not the same as File_name ‘xxxxx.ib’.
2020-05-20 18:11:59
1918
3
原创 学习笔记一：端接电阻对差分信号质量的改善
学习笔记一：端接电阻对差分信号质量的改善从原则上讲，传输线的差分对特性与驱动信号没有必然联系，然而大家总是希望得到确定的仿真结果，因此差分线对的设置与差分驱动信号芯片的设置是密不可分滴。而在差分设计中是否需要端接电阻？端接电阻又是否对差分的信号质量有影响？接下来做个小仿真，验证下。采用DS90LV031ATM专用差分驱动器，设计电路叠层4层，通过Hyperlynx仿真软件实现。以上是无端接电阻情况下的仿真。此时的差分信号质量并不好。为了改善信号质量，在驱动端串联一个电阻，接收端也增加负载。再次进行仿
2020-05-15 17:19:08
5045
基于AWR1843的 TI 77GHz 毫米波传感器的自动泊车系统参考设计.zip
2020-05-22
IBIS Version 7.0 (ratified on March 15, 2019).zip
2020-05-20
手机板设计PADS视频教程-2_layout.zip
2020-05-18
手机板设计PADS视频教程-1_logic&3_Router&视频案例文档.zip
2020-05-18
artix7.zip
2020-11-04
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人