- 博客(0)
- 资源 (1)
- 收藏
- 关注
组合逻辑电路的设计实验报告11
组合逻辑电路的设计实验报告11
【设计过程】
设输入为A、B、C、D,输出为L,根据要求列出真值表如下
真值表
A B C D L
0 0 0 0 0
0 0 0 1 0
0 0 1 0 0
0 0 1 1 0
0 1 0 0 0
0 1 0 1 0
0 1 1 0 0
0 1 1 1 1
1 0 0 0 0
1 0 0 1 0
1 0 1 0 0
1 0 1 1 1
1 1 0 0 0
1 1 0 1 1
1 1 1 0 1
1 1 1 1 1
根据真值表画卡若图如下
2013-10-28
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人