7 yuxi_2018

尚未进行身份认证

我要认证

digital ic

等级
TA的排名 15w+

handshake 握手电路 小例

A sponsor a request(REQ) for sending data out B return with an ACK and start to receive the data once recognizing the request from A module TwoPhaseHandshake(clkA,rsta_n, clkB,rstb...

2019-10-27 22:11:27

Clock gating 杂谈 之 DFF + AND

本文仅以 active high clock gating cell 为讨论目标常见的ICG 模型如下Negative level sensitive latch + ANDmodule (//inputinput wire EN,input wire D,output wire gclk);reg GCLK;always @(EN or D) begin if (...

2019-07-08 21:02:47

异步fifo 简单实现-Verilog

异步FIFO实际应用场景很多,代码风格也各不相同,但核心应该都是围绕着两个:1. 跨时钟域同步2. 空满检测最经典的文献还是cliffcummings的两篇文章本文对FIFO进行简单的实现,进行了简单的读写和空满观测fifo参数可配memory模型可替换// top//fifomodule async_fifo #(parameter ...

2019-06-10 23:04:40

可配置奇偶分频Verilog实现

可配置奇偶分频 及testbenchmodule odd_even_div (//inputinput wire clk,input wire rst_n,input wire rst_n_clkn,input wire [7:0] div_cfg,// outputoutput wire done,output wire clk_o);/// counter// re...

2019-06-05 08:08:54

FSM-based Digital Design 实例: 异步串行接收机

文章附图摘自《FSM-based Digitial Design Using Verilog HDL》 1. 系统框图2. 状态转移图 3. FSM // async receiver fsm// module async_rx_fsm (//inputst,en,rst,ack,ed,rxf,rxo,clk,//outputPD,CDC,RXCK,DR...

2019-01-06 21:39:10

给UltraEdit设置Verilog语法高亮

 很多博客中都有过介绍,不过现在下载的网址已经更新如下:https://www.ultraedit.com/downloads/extras/wordfiles.html摘录了一部分feature缩进的设置/Indent Strings = "begin" "case" "fork" "specify" "table" "config"/Unindent String

2019-01-06 10:29:07

on chip clock - OCC 初相识

从 基于片上时钟的速测试电路的设计 这个文章里面看到了下面这个图前四个shift_reg[0]-shift_reg[3]作为synchonizershift_reg[4]作为launch clock enable,脉冲宽度为一个pll clk,因为shift_reg[4] & !shift_reg[5]shift_reg[5]作为 capture clock enable...

2018-12-27 22:31:40

register file verilog model

1 port register file verilog modelmodule rf1p(//inputclk,d,cs,wen,addr,//outputq);// parameterparameter WIDTH =4;parameter ADDR=2;parameter DEPTH=4;input clk;input cs;input [WIDTH-1:0] d;...

2018-12-17 22:07:11

FSM-based Digital Design 实例: 串行发送器状态机

根据书中讲解,用Verilog实现了功能,经过简单的仿真,状态机可以正常工作。文章附图摘自《FSM-based Digitial Design Using Verilog HDL》1 系统框图 状态机控制下将计数器的数值并行加载到移位寄存器中,并串行发送出去;2 状态转移图3. 状态机代码module tx_fsm(//inputrst,st,re,done,clk,//outp...

2018-12-15 18:18:53

Single pulse generator using verilog HDL

最近看了看 FSM based Digital Design using Verilog HDL, 根据Frame. 1.11的状态转移图写了一个module;module one_pulse(//inputclk,s,rst_n,//outputP,L);input s;input clk;input rst_n;output P;output L;reg [1:0] s...

2018-12-10 13:50:24

[转] CSA 累加器的verilog 仿真

csa acc

2018-01-02 23:10:13

五层住户电梯状态机-Verilog实现

最近在看精通Verilog HDL: IC设计核心技术实例详解 尝试写了一下第四章的一个练习题目;DC综合的网表功能也正常;

2017-12-20 08:25:55

异步复位,同步释放

always @(posedge clk ornegedge rst_n)     begin       if (~rst_n)         data        else        *      异步复位,同步释放     从RTL看,复位是rst_n下降沿触发,是异步的,无需timing check     而,对于释放而言,rst_n拉高,即

2017-07-11 09:48:48

perl 调用rm -rf 递归删除指定文件夹,提示 can not remove: not empty 原因

my $dir = "/root/syn/Design/test.txt";open $fh_dir, "> $dir " or die"$!";chdir "/root/syn/" or die "$!";system "rm -rf Design";句柄锁定了该目录,因此perl不会再允许对该目录进行删除,避免引起冲突my $dir = "/root/syn/Desig

2017-01-19 09:19:51

MFC编程学习之改变对话框和控件及文本颜色

//程序消息流:首先对话框绘制时,会发送WM_CTLCOLOR消息,那么OnCtlColor()函数//将响应该消息,程序将用该函数返回的画刷对控件进行绘制。HBRUSH CSettingDlg::OnCtlColor(CDC* pDC, CWnd* pWnd, UINT nCtlColor) {HBRUSH hbr = CDialog::OnCtlColor(pDC, pWnd,

2015-10-18 22:50:02

今天在CentOS6.4操作系统下安装了Oracle客户端

一开始安装完成后,对环境变量的设置折腾了大半天,后来才知道要重启,才能使之生效。因为操作系统是中文的,在/home/oracle/app/..../bin下面执行netmgr时,发现oracle的netmgr界面都是乱码,后来把/etc/sysconfig/i18n里的LANG="zh_CN.UTF-8" 改成 LANG="en_US.UTF-8"将系统设为英文,就

2015-05-07 20:30:56

Open Shortest Path First; 内部网关协议之OSPF协议

知识点概述:OSPF最主要的特征是使用分布式的链路状态协议,而不是像RIP那样的距离向量协议。与RIP协议相比较:(1)并非像RIP协议只与相邻路由进行信息交换,OSPF向本自治系统中所有路由发送信息。【洪泛法】(2)发送的信息就是本路由器相邻的所有路由器的链路状态。链路状态是指本路由器与哪些路由相邻,以及该链路的度量(费用、距离、时延、带宽),也可称之为代价;    相比

2015-04-14 09:36:41

Routing Information Protocol

内部网关协议之RIP--路由信息协议知识点概述:        RIP是一种分布式的基于距离向量的路由选择协议,最大的优点是简单。RIP协议的"距离" 也称为跳数,RIP认为好的路由就是它通过的路由数目最少。RIP允许一条路径最多只能包含15个路由器。RIP选择一条具有最少路由器的路由(即最短路由),哪怕还存在另一条高速但路由器较多的路由。    RIP协议的特点:

2015-04-13 22:35:58

【IP层分组转发的流程】划分子网的情况下,分组转发的算法。

首先,参考了一张谢希仁老师的书里的一个示例:主机H1向H2发送分组的过程:首先,跟本子网内的子网掩码:255.255.255.128与目标主机H2的IP地址:128.30.33.128 相与得到网络号:128.30.33.128。显然这与子网1的网络号:128.30.33.0不匹配。然后,数据报交由子网1的默认路由R1,由其转发。此时,R1会查找自己的路由表。将H2的主机地

2015-03-30 22:35:48

ARP协议--地址解析协议

网络层使用的是IP地址,但实际网络的链路上传送数据帧时,最终还是必须使用该网络的硬件地址。    ARP高速缓存---IP地址到硬件地址的映射表    那么一台主机(A)是如何获知本局域网内其他主机或路由的硬件地址的?    主机A广播ARP请求分组:我的IP是%.%.%.%,硬件地址是#-#-#-#-#-#,请告知我IP地址为@.@.@.@主机的硬件地址。    本局域网内的所有

2015-03-29 15:59:01

查看更多

勋章 我的勋章
  • 签到新秀
    签到新秀
    累计签到获取,不积跬步,无以至千里,继续坚持!
  • 持之以恒
    持之以恒
    授予每个自然月内发布4篇或4篇以上原创或翻译IT博文的用户。不积跬步无以至千里,不积小流无以成江海,程序人生的精彩需要坚持不懈地积累!
  • 勤写标兵Lv1
    勤写标兵Lv1
    授予每个自然周发布1篇到3篇原创IT博文的用户。本勋章将于次周周三上午根据用户上周的博文发布情况由系统自动颁发。