- 博客(4)
- 收藏
- 关注
RSS订阅原创 卷积编码的原理与MATLAB及FPGA实现
卷积编码是现代数字通信系统中常见的一种前向纠错码，区别于常规的线性分组码，卷积编码的码字输出不仅与当前时刻的信息符号输入有关，还与之前输入的信息符号有关。下面，笔者将简要分析一下卷积编码的原理以及相应的实现方法。忽然想起笔者开始写CSDN博客的初衷，一者为了总结之前做过的东西，记录一些关键点，防止以后遗忘，依稀记得老师曾言，好记性比不过烂笔头，道理如是；二者，碰到同样问题的读者，倘若能够侥幸看到这
2016-05-22 18:35:31
11526
原创 Xilinx FPGA中RS编码IP核之Generator Start
前一阵子，学习如何调用ISE中RS编码的IP核，进行信息序列的编码，多亏了有现成的IP核，大大减轻了工作量，于是便翻起了RS编码的Datasheet，发现用起来还蛮简单的，直到编了一段代码测试完，发现编码后的符号和MATLAB中RS编码函数输出的结果不一样，找了一天没发现两种结果不一致的原因出现在哪，直到对RS码的编码过程做了一点了解之后，才找到了原因。
2016-05-22 14:15:35
6881
8
原创 m序列生成器的原理与MATLAB及FPGA实现
m序列作为一种伪随机的序列，因其较好的自相关特性，常常用作通信系统的同步码字，而且其生成的原理较为简单，可以通过移位寄存器实现，
2016-05-21 21:54:24
17147
1
原创 循环码生成原理与FPGA实现
近日，因为项目的需要，重新拾起编码理论，项目当中，发送端的信息序列添加了CRC码字，好在接收端进行CRC校验，检测接收端的信息序列是否在传输过程中出现了错误。CRC编码作为循环码字的一种，通常用在数据传输的检错中。
2016-05-20 21:58:13
7525
3
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人