- 博客(13)
- 收藏
- 关注
RSS订阅原创 FPGA工作速度随温度和电压的变化探讨
本来是面试题问道的，当时想没怎么想，根据常识答了个电压越高速度越快，温度越低速度越快。心里想着不是CPU高电压版的主频都更快嘛。然后还有更快的频率要用液氮去冷却。后来到深圳实习，有机会接触到Xilinx的FAE，就问了他。他说的完全颠覆了我的认知。对于电压：在工作范围内，电压越低跑得越快。解释是电压越高，而斜率是固定的，上升时间会越长。对于温度：温度越低也是能够跑得越快，如果在室温情况下已经是Fm...
2018-06-30 20:09:03
6801
1
原创 FPGA时序约束
1、约束的目的介绍FPGA约束原理，理解约束的目的为设计服务，是为了保证设计满足时序要求，指导FPGA工具进行综合和实现，约束是Vivado等工具努力实现的目标。所以首先要设计合理，才可能满足约束，约束反过来检查设计能否满足时序。主要涉及到xilinx vivado xdc约束语法，给出对应的ISE ucf 语法。另外quatus的语法和xdc几乎兼容，原理都一样。 时序约束中最基本的是时钟...
2018-03-26 14:49:05
2838
原创 Vivado TCL脚本和Python自动处理
TCL简介vivado软件支持TCL脚本，可以纯TCL定制非工程模式FPGA流程，也可以作为GUI工程模式下TCL命令的一个补充。纯TCL定制非工程模式有许多优点，给予用户最大的灵活性去定制FPGA流程，包括控制所有步骤和管理所有的中间生成文件dcp，有利于版本管理和自动化，适用于高级玩家。当然GUI下的工程模式最适合入门，可以专注于解决问题，工作效率不是首要考虑。这时候选择TCL作为GUI模...
2018-03-13 20:01:27
5150
1
原创 vivado 如何在程序启动的时候触发 ILA
下面讲解在vivado中怎么抓一个bit下进去后开始运行的初始事件，即startup trigger。操作起来比较复杂，一般情况下都是让要抓的事件延迟发生或者循环发生，方便调试。如果实在要抓启动时的事件，按下面的步骤： 1.先把有ILA核的bit文件下进去，设置触发好条件 2.运行下面的Tcl命令把触发寄存器的值保存在tas文件中 ··· %run_hw_ila -file ila_t
2018-01-30 21:03:36
8183
2
原创 如何对xilinx FPGA进行bit文件加密
项目终于搞完了，到了发布的关键节点，为了防止自己的心血被别人利用，最好对产品进行bit加密。加密的优点xilinx的V6和7全系列FPGA支持AES256加密，加密的好处： 1，可以防止别人回读或者对你的程序进行逆向； 2，防止更改烧写的bit文件。 如果仅仅是防止回读，可以简单设置BITSTREAM.READBACK.SECURITY，其中LEVEL1是禁止回读，LEVEL2禁
2018-01-29 23:00:01
17469
19
原创 xilinx serdes通道绑定channel bonding
xilinx serdes通道绑定channel bonding，通道对齐，消除延时 把多根serdes通道绑定成一根逻辑上的通道
2017-08-29 21:04:46
5973
9
原创 xilinx IP核配置,一步一步验证Xilinx Serdes GTX最高8.0Gbps
一步一步验证Xilinx Serdes高速收发器 GTX 最高线速 8.0Gbps手把手IP核配置，理解每个配置选项的原理
2017-08-28 22:34:07
31593
23
原创 QDR SRAM接口FPGA 详细Verilog代码
使用FPGA控制QDR SRAM存储器，高速采样原理和详细Verilog代码说明，xilinx IDELAY2 IDDR ODDR原语的使用
2017-08-06 11:31:53
10758
原创 xilinx FPGA复位浅析
复位在FPGA设计中的重要性不言而喻，Altera的FPGA，xilinx 7系列的FPGA同步复位，异步复位，建立时间，保持时间，恢复时间，撤销时间硬件乘法器，BlockRAM，srl16，srl32
2016-10-26 22:40:40
8791
6
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人