- 博客(292)
- 资源 (26)
- 收藏
- 关注
RSS订阅原创 Realtek PCIE Ethenter - PG Tool 使用操作說明
以下講解, 當拿到Realtek PCIE PGtool的操作說明：概述Realtek PCIE LAN IC會透過PGtool將mac address、SVID/SMID、LED Config & 其它HW config寫到IC內部的efuse or 外部eeporm.而efuse & eeprom則一來使用即可 (有些IC只有efuse only, 例如RTL8111H)。For windows os1. 先開啟對應的CFG file 以下列出常用的chip IC對應的cfg
2024-03-17 22:38:07
468
转载 《UEFI内核导读》第0篇SEC Reset Vector
我们先紧接着（3）来看，仔细看图3的Offset 1c~1d看能看到什么，“MZ”没错，这个就是传说中的幻数，说起这个幻数，我还查了一下资料，这是是MS的一位大叔Mark Zbikowski的名字的缩写，牛人就是牛人，让所有的KB的程序猿都记住他的大名了，更可恨的是这辈子咱们离不开它，你不用他还不行。使用RW来读取memory的0xfffffff0位置就像下面截图1一样，不过在做这个之前，下确认下你的主板的BIOS是否是UEFI模式，本人的NB是intel的HM86用的是AMI Aptio的core。
2024-03-13 18:05:36
33
转载 AUTO CAD2010快捷键指令大全
打开所有图层 layiso隔离其他对象图层 layfrz冻结对象层 laylck/layulk锁定/解开对象层。多段线弧/线宽(整体) Ml多线(下一步的比例既是两条线之间的距离)插入块 W定义块文件 W创建外部图块 Ctrl+Shift+V粘贴为块。Ctrl+shift+C 基点复制(比Ctrl+V更准确)AP：加载以下插件文件：新建,输入AP先加载,再使用。VS 二维线框/三维线框/真实/概念之间切换。%%d度数 %%c直径 %%p正负号。El椭圆ellipse。
2024-01-05 21:35:16
238
原创 AutoCAD 中镜像 操作
如果你使用的版本不同或已经自定义了快捷键，可以通过查看 AutoCAD 帮助文档或自定义快捷键设置来获取准确的命令和快捷键。在 AutoCAD 中，镜像是一种常用的操作，可以在绘图过程中快速进行镜像对称。- 输入 S 或 S+Enter，然后选择与第一点相对称的另一个点作为镜像轴上的第二点。- 输入 F 或 F+Enter，然后选择要镜像的对象的一个点作为镜像轴上的第一点。- 按 Enter 键或右键单击并选择"完成"以完成镜像操作。- 输入 P 或 P+Enter，然后选择要镜像的对象。
2024-01-05 21:20:01
548
转载 AutoCAD 快捷键方法 一
Ctrl+Alt+鼠标右击（Windows）或者Control+Option+单击（Mac），此时不要放开鼠标，向左/右拖动鼠标以缩小/放大画笔尺寸，向上/下拖动鼠标以增加/减少画笔的硬度。1、QQ的截图快捷键是【Ctrl+Alt+A】，可以登录QQ，点击左下角的三横图标中的【设置】-【热键】-【设置热键】-【捕捉屏幕】，按要求进行修改；2、微信的截图快捷键设置是【Alt+A】，可以登录PC端微信，点击左下角的三横图标，选择【设置】-【快捷按键】-【截取屏幕】，按要求进行修改就可以了；
2024-01-05 21:17:16
381
转载 Cadence Allegro如何输出CAD文件（超详细）
背景：当结构工程师向我要PCB CAD图纸时，尴尬的一幕：是我尽然输不出来。原因是我没设置层，因为此时是4层板，含有中间层是没法输出的。不像贼友好的AD，一键输出即可。版权声明：本文为CSDN博主「王泉涛」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。此时所有层是打开的，会让人眼花缭乱，最大的问题:该软件输出不了XXX.DXF格式的CAD文件。另一层，即底层（Bottom），也是类似的操作，在此省略了。1、导出文件，【File】——>【Export】——>【DXF…
2023-12-26 18:12:59
1162
转载 MOS管做电平转换时误动作分析（1.8V转3.0V TP电平转换）
1.之前试产的WNM6001，发现无触摸，后发现是VGS(th)电压的范围0.8~2V，最大值已经超过1.8V会出现误动作，所以更换物料为2SK3018，VGS(th)阈值电压范围：0.8~1.5V低于1.8V可以正常工作。2.2022年生产第二批次发现2SK3018无功能，目前怀疑是VGS(th)电压值的MIN值，实物比规格书偏低，实测S端电压为1.3V，VGS>0.4V造成误动作，需要更改1.8V的上拉为强拉后才可以使用。R329 R330 R333 R334改为2.2K即可。
2023-12-23 09:41:51
213
转载 M.2、mSATA、NGFF、miniPCI-e接口引脚定义
由于Intel决定不在新的9系列平台上提供对SATAe的原生支持，所以目前计划推出的9系列新主板也只有部分高端型号加入了该接口，但PCH PCIe链路争抢严重，加之与CPU通信的DMI总线只有相当于PCIe 2.0 x4的带宽，所以即使有了新接口，但也难以发挥出优势。相对于M2小巧的接口，SATAe简直巨大，而且带宽只有M2 M键规格的一半（这还不算上M2可以用来自CPU的PCIe 3.0，但SATAe目前只能用PCH提供的PCIe 2.0的差异），在有更大带宽的设备时，新的瓶颈就会出现。
2023-12-09 17:14:40
4044
转载 AMI LOGO FLOW
在这个函数当中，GenericHook是通过hook数目来定位，HOOKID1就是所需要的number，所实现的功能是当你已经加载过了，就可以直接调用，如果没有，则返回。以Baytrail平台为例: 在ActivateApplication这个函数当中，执行了很多动作，关于logo post的过程，需要注意的就是。整个流程基本如此，如果是其他格式图片，仅仅是调用不同的函数，但实际流程还是一样的，功能也是完全相同 ，是一个GUID,整个GUID指向的就是我们所需要显示出来的Logo，
2023-11-12 19:23:08
111
原创 BIOS开发笔记 – 显示
一组DDI信号包含视频和音频信号，如果要设计成DP接口，则需要加上一组AUX（Auxiliary）辅助信号，AUX的用途包括读取扩展显示识别数据(EDID)，以确保DP信号的正确传输、读取显示器所支持的DP接口的信息，如主要通道的数量和DP信号的传输速率、进行各种显示组态暂存器的设定、读取显示器状态暂存器。再看下EDP接口，EDP接口常用于笔记本的屏幕显示，Intel的CPU是有EDP信号出来的，所以也不需要转换可以直接拉出来使用。显示类型是按显示接口来区分的，常见的有VGA，DVI，HDMI，DP等等。
2023-11-03 14:06:47
293
原创 BIOS开发笔记 - HDA Audio
在PC中，音频输出是一个重要的功能之一，目前大多数采用的是英特尔高清晰音效（英语：Intel High Definition Audio，简称为HD Audio或IHD）方案，它是由Intel于2004年所提出的音效技术，能够展现高清晰度的音质效果，且能进行多声道的播放，在音质（音效质量）上超越过去的其他集成型音效编解码器（Integrated Audio Codec），如AC97（Audio Codec 97）。Codec是挂在HDA控制器上的，可在HDA控制器的PCI配置空间查看Codec分配的资源。
2023-11-03 14:04:02
332
原创 BIOS开发笔记 - CMOS
注意，这里的恢复是代码实现的，而原来利用的是RTC掉电，数据会清除的原理！定时开机常见的应用场景有两种，一种是在BIOS SETUP做的定时开机功能，另一种则是由APP设置的定时开机，如常用于测试跑自动开关机的工具Pwrtest.exe（它是微软提供的，在SDK中可找到它，由于EWDK包含SDK，所以EWDK也有，用everything搜一下很快可以找到），原理也是在关机的时候设置了RTC Alarm，然后不断重复这个动作，便实现了自动开关机的功能。RTC功耗极低，根本不需要忧虑它会对对电池造成大的负担。
2023-11-03 13:52:43
198
原创 BIOS开发笔记 - DDR基础
在搭建DDR线路时，一个内存控制器通道中DQ的信号需要一一对应到DDR的DQ信号中，而所使用的DDR颗粒容量较低，可能导致组合成一个所需的容量时，DDR颗粒的DQ信号数量超出内存控制器的DQ信号。如果是设计成单Rank，4个颗粒便组成了64bit，但只有4GB，此时设计成双Rank，同样还是64bit，容量可以增大一倍，达到8GB，这样就能满足需求了。CPU在处理数据前，会将数据从外存复制到内存中，然后再处理内存中的数据，如果需要将结果保存，则一次性写回外存，这样便大大提高CPU的处理效率。
2023-11-03 13:46:08
208
原创 BIOS开发笔记 - DDR中的时序参数
SDRAM与内存控制器的通讯简单的来讲，其实就是SDRAM执行一系列来自内存控制器的命令，如模式寄存器设置（Mode Register Set）、预充电（PRECHARGE）、激活（Bank ACTIVATE）、读（READ）、写（WRITE）等，这些是如何发送的呢？假如内存控制器发出的是读指令，SDRAM需要CL（CAS Latency）个时钟周期，将读取的数据（大小为SDRAM的位宽，x8则为8位，x16则16位）输出到DQ信号中，从低位到高位依次存放，没使用到的高位将保留上一次传输的数据。
2023-11-03 13:40:32
360
转载 EMC防护设计-浪涌
对于低压的直流或者交流电源电路，可以直接部分陶瓷气体放电管而言，只要电源的电压不超过气体放电管的弧光电压，则不存在续流的问题，例如槟城的B3D230L-CD，这款陶瓷气体放电管的直流弧光电压为15Vdc以上，交流弧光电压为110Vac，所以这款气体放电管可以直接使用在12dc/24Vac电路中。最后，压敏电阻具有较大的寄生电容，在220V的系统中存在一定的漏电流；PPTC的好处在于系统通电工作时，PPTC上存在电流，会产生一点电阻，且在做一轮多次浪涌测试中，其本身的阻值会上升，比较利于后续几次浪涌的测试。
2023-11-02 18:23:46
499
转载 Type-c快充协议介绍-QC和PD协议（一）
1.QC2.0协议工作原理 : 设备通过USB数据通讯口D+、D-输出电压信号给充电器，充电器内置的USB解码芯片，判断充电器需要输出的电压大小。对于充电的USB线没有特别的要求。 并且QC2.0分为A级和B级两种行业标准。A标准：5V、9V、12V输出电压；B标准：5V、9V、12V、20V输出电压。现在大部分支持快充的手机基本上都是QC2.0A标准，QC2.0充电器默认5V输出。适配器检测到D+、D-上的电压和其输出电平之间的对应表如下： 1.1、具体的协议原理如下（1
2023-11-02 18:15:18
4509
转载 USB Type-C接口PD协议解决方案
已经定义的总线电流能力有3档，最低的CC线电压（大约0.41V）对应的是默认的USB电源规格（USB 2.0的500mA 或 USB 3.0的900mA），较高的CC线电压（大约0.92V）对应的电流能力是1.5A。在20V的配置中，如果电缆是普通的，最大容许的输出是20V/3A即60W。初始情况下，USB Type-C接口的VBUS上是没有电源供应的，系统需要在电缆连接期间进行设备角色的定义，插座上的CC线被上拉至高电平的设备将被定义为电源供应者即源端，而被下拉至低电平的设备将被定义为电源消费者即吸端。
2023-11-02 18:09:27
1021
转载 Type-C协议简介（CC检测原理）
1 . 简介：越来越多的手机开始采用Type-C作为充电和通信端口，Type-C连接器实物和PIN定义如下图：Type-C连接器中有两个管脚CC1和CC2，他们用于识别连接器的插入方向，以及不同的插入设备。本文介绍CC的基本识别原理。先介绍几个概念：DFP——Downstream Facing Port，也就是HostUFP——Facing Port，也就是DeviceDRP——Role port，既可以做DFP，也可以做UFP。在建立连接之前，DRP的角色在DFP和之间切换。
2023-11-02 17:50:51
2041
原创 Intel 系列时序说明
30.VCCCORE_CPU:通过SVID条调节后的CPU核心供电，CPU工作条件正常后，通过桥读取BIOS，自检，自检到内存时，发出DRAM_REST复位信号D。15：SLP_A# ===ME复位模块供电 正常工作S0 当机器支持IAMT功能，用于开启ME模块供电。18：VCC：二级供电3.3/5V/1.0,VCCST,所有S0供电（不包括CPU供电，集显供电）13：SLP_S4#==挂起到硬盘状态 0==黑屏 1=S0。14：SLP_S3#==挂提到内存状态 0==黑屏1=S0。
2023-10-31 16:23:14
423
原创 DDR电源硬件设计要点
1. 电源 DDR的电源可以分为三类：a、主电源VDD和VDDQ，主电源的要求是VDDQ=VDD，VDDQ是给IO buffer供电的电源，VDD是给但是一般的使用中都是把VDDQ和VDD合成一个电源使用。有的芯片还有VDDL，是给DLL供电的，也和VDD使用同一电源即可。电源设计时，需要考虑电压，电流是否满足要求，电源的上电顺序和电源的上电时间，单调性等。电源电压的要求一般在±5%以内。电流需要根据使用的不同芯片，及芯片个数等进行计算。
2023-10-22 21:35:52
276
原创 AMD移动FP5平台时序解释
---》Boot VID固定设置（此时电压soft-start到VID电压值）-->PGOOD输出(达到vid设定电压后）------》CPU(可以外部电路设计）---------》PWROK(CPU返回通知电源ic的能待SVID命令）------》SVI2接口解码--------动态输出电压------》当VID电压又达到boot VID设置电压。:EN_LOW-------->PGOOD立即拉低------》output voltages enter soft-shutdown。
2023-10-22 21:21:36
204
原创 笔记本平台信号讲解
这个信号是ACPI中进入S3（睡眠，数据写入到内存）状态时的信号，这个信号是比较重要的，当主板被按下电源开关后，电源开关会送给EC一个开启信号，EC收到后，经过内部逻辑处理，会放出一个PBTN_OUT#信号给南桥，南桥接到此信号后，在南桥其它工作条件均正常后，经过内部逻辑处理，会依次放出SLP_S5#、SLP_S4#、SLP_S3#给EC，在传统的INTEL平台上，这个SLP_S3#信号是一个标志性的信号，这个信号有效后，EC就会做好了发出开启电压信号的准备。即使系统是在S1-S4的状态，覆盖也会发生。
2023-10-22 21:12:16
140
原创 Battery Charging Specification 1.2 中文详解
什么是Dead Battery的阈值？通俗的说就是电池的一个电压值，低于这个值系统就肯定启动不了。电压低于这个值的电池叫Dead Battery。DCP就是墙充，即wall adapter。就是平时用的连到220v插座的充电器。不能枚举USB设备，可以供(4.75v< VCHG <5.25v)的稳定电压和(0.5A <IDCP <5A)的充电电流。DCP在内部将D+和D-短接。SDP是标准的DS Port，是遵循USB2.0规范的host或hub的朝下端口。一个带有good battery的设备在连。
2023-10-22 21:07:58
214
原创 ATX Power Supply
20 PIN MOLEX 39-29-9202 at the motherboard20 PIN MOLEX 39-01-2200 at the cable18 AWG is recommended for all wires except pin 11, which should be 22 AWGFor 300W configurations 16 AWG is recommended.
2023-10-22 21:06:26
209
原创 笔记本Charge与Vcore方案
一、笔记本Vcore方案IMVP8/9:Intel Mobile Voltage PositioninVR12.5:就是指FIVR集成式调压模块（Haswell架构）PMIC:电源管理芯片(Power Management Integrated Circuits)常见问题分析1. 不开机,VCORE 短路 : 通常是因为Low side MOS短路造成.量测时可以先将MOS拿下来，再使用万用表量测DS两端的阻抗,再量测GS两端的阻抗,以确定是哪颗MOS短路（50Ohm以下为Fail）
2023-10-22 20:54:19
127
原创 PC常用电源IC、MOS、三极管、二极管厂家
目前uPI主要做电源IC：LDO，BUCK，BOOST，力智的大部分型号都可以与立崎（RichteK）兼容的，品质与Richtex一致，价格上比Richtek有很大的优势。这家已有四十多年历史的老牌电子元器件厂家，一直活跃在客户的眼前，并且立志做到更好，更全，是中国规模领先、品牌优异的功率器件供应商。公司主营产品及品牌：电源转 换及电源管理IC、放大器及驱动IC、及离散式功率组件(Discrete Power Devices -产品品牌主线：VDMOS、IGBT、FRED、SBD、BJT。
2023-10-22 20:47:08
86
原创 CPU核心电压与VID电压
CPU发出VID信号，PWM芯片接收到之后就会根据定义确定一个唯一的参考电压值，进而通过开关供电电路产生CPU电压（即Vcore）。（2）PMIC发出BOOT VID电压后，后会给CPU发一个PWRGOOD信号，CPU处理好南部逻辑PLL等在给PMIC发一个PWROK信号。（3）BIOS跑码把动态VID调节的参数给到CPU（CPU根据自身的频率功耗等的变化调节这个VID的偏移量（二进制数字））VID是CPU电压识别信号,CPU的工作电压就是由VID来定义的，是CPU正常工作所需的电压。
2023-10-22 20:44:31
2321
原创 Intel电源管理技术中I2C和SVID
1.I2C总线架构图：2.POR 是SVID PMIC, i2c PMIC 会影响性能。3.SerialVID, 总共有三个信号线 时钟（clock) , 信号（data) Alert (报警） 组成的。是一种串行同步接口。4.VID（Voltage Identification,电压识别）是一种电压识别技术，装上不同的CPU，会产生不同的电压。VID可分压PVID(并行VID)和SVID（串行VID）。
2023-10-22 20:43:34
834
原创 APU的Vsense引脚的作用
2.元器件离板边缘的距离：可能的话所有的元器件均放置在离板的边缘3mm以外或至少大于板厚，这是由于在大批量生产的流水线插件和进行波峰焊时，要提供给导轨槽使用，同时也为了防止由于外形加工引起边缘部分的缺损，如果印制线路板上元器件过多，不得已要超出3mm范围时，可以在板的边缘加上3mm的辅边，辅边开V 形槽，在生产时用手掰断即可。17、电源与地线层的完整性规则：对于导通孔密集的区域，要注意避免孔在电源和地层的挖空区域相互连接，形成对平面层的分割，从而破坏平面层的完整性，并进而导致信号线在地层的回路面积增大。
2023-10-22 20:38:53
407
转载 Allegro怎么取消所有布线
习惯使用AD的人都知道，AD的工具栏是有取消所有布线的功能的，但是Allegro却找不到，其实Allegro也有取消布线功能。2. 框选整个PCB文件，点击菜单栏上的×号，或者直接按delete。1. Find工具栏只选则Cline;
2023-10-17 00:37:11
957
转载 Allegro 16.6 布局模块复用
7. 两个模块的元件全部对应（如上图除了 R170 和 R178），那么我们直接单击OK（这里不再提示），有的时候就会存在上面的情况（R170 和 R178），个别元件不能对应，这样的话就需要我们自己手动对应（也可以多框选一些器件）；第三步：匹配好所有的之后，如下图，单击 OK，被复用的电路模块附庸在鼠标上，选择一个坐标位置放置即可；5.弹出一个对话框，默认路径在工程目录下，命名模块，并保存，模块生成.mdd文件；4.提示选择设置模块的原点坐标，这里点击的是左下角（如果需要精确的就需要。
2023-10-12 00:09:58
953
转载 Allegro 16.6 使用说明及技巧
F1：显示整个PCB、F4：show element、F9：Cancel、F10：grid显示/隐藏、F11：Zoom In、F12：Zoom Out、+/-：换层、Shift+F4：Show Measure、Shift+F7：取消所有高亮、Ctrl+D：Delete、ix ±100：相对左/右移动100；iy ±100：相对上/下移动100；调用模板文件： File—new，这里的话，和制作封装的时候路径，封装类型，命名都是一样的，只是我们要选择 template 选择一下我们已经设置好的模板，点OK；
2023-10-12 00:07:31
809
转载 Allegro基本规则设置指导书之Spacing Region特殊规则区域使用
布线的时候原本线距12mil走得好好的，接入连接器或者芯片pin脚的时候间距只能走7mil，满屏的DRC，此时就需要在连接器或芯片周边放一个Region属性的shape，表示此处的space规则比较特殊；原文链接：https://blog.csdn.net/daxing198612/article/details/127361854。版权声明：本文为CSDN博主「凹凸曼的大表哥」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。
2023-10-12 00:01:04
347
转载 Allegro基本规则设置指导书之Spacing net class-class 规则设置
CLS-TXC（4）就是说这个NET CLASS里有三组NET CLASS-CLASS，意思是说CLS-TXC（4）这个NET CLASS可以分别对网络HDMI_TXC、HDMI_TX0、HDMI_TX1、HDMI_TX2设规则（当鼠标停在这几个上面时会有提示的，如下图：ClassClass CLS-TXC：CLS-TXC字样）。同理CLS-TX0（4）都一样的。我例子里设的NET-CLASS名设的CLS-TXC、CLS-TX0、CLS-TX1、CLS-TX2名了（因为只用到NET-CLASS）。
2023-10-11 23:37:20
595
1
转载 Allegro中将无网络Pin进行置灰及显示/隐藏电源、地的飞线
原文链接：https://blog.csdn.net/weixin_40305633/article/details/121666012。按照上一步，在属性编辑界面，将“No_Rat”栏勾选，点击应用，即可显示电源/地的飞线。2.在属性编辑界面，选择“No Rat”，在右侧界面选择Value 栏选择True；1.选择需要隐藏飞线的电源/地的pin脚，右键在弹出框选择属性编辑；3.再次点击显示飞线，此时不会电源/地的pin脚不会再显示飞线了。4.在下方的对话输入“DUMMY”，按回车键确认；
2023-10-11 23:11:19
640
转载 Allegro中关于丝印调整及检查
版权声明：本文为CSDN博主「一本正经说Allegro」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。Allegro中，在将丝印调整好后，要做进一步检查，防止某个器件的丝印未调整，此时可以采用如下操作；Find栏勾选“Text”，菜单栏点击Manufacture，在下拉栏选择“Label Tune”；完成“Label Tune“设置后，框选需要调整丝印的器件（丝印自动归位到器件中心上）；2.选择Assign color，点击需要赋予的颜色，再在Find栏。
2023-10-11 23:08:00
519
转载 Cadence Allegro学习之层叠设置+约束规则管理器+线宽规则设置+线距规则设置
原文链接：https://blog.csdn.net/fengyuwuzu0519/article/details/65435775。版权声明：本文为CSDN博主「【星星之火】」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。
2023-10-11 22:58:02
2499
转载 Allegro中四层板使用的线宽、线距规则
等长：在物理规则设置中，通过原理图可看出，TF卡并没有要求差分走线，但Data 和CLK需要做等长走线要求，所以在物理规则中，TF卡走线采用的是Default，但是在电气走线时，就必须要对Data和CLK走线做等长要求；但实际项目往往最长的走线不一定为理论的基准线，所以在实际项目中，往往是通过Analyze，然后取最长的走线为基准线，其他的线绕长，向最长线的长度靠近，以便满足DRC要求；线到线，线到过孔pin，线到器件pin，线到通孔，线到铜皮，线到Hole。原因：走线最长的改短困难，短的线可以绕长。
2023-10-11 22:47:13
1704
转载 Candence PCB Allegro④约束规则管理与布线
原文链接：https://blog.csdn.net/qq_38502780/article/details/121265273。版权声明：本文为CSDN博主「捌肆幺幺」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。蛇形线的作用一般用来做等长,它有三种形状;2.8 跨PCB文件复制（sub-drawing）2.1 布线命令（add connect）先导出Export;1.1 线宽规则 （physical）2.7 蛇形线（delay tune）
2023-10-11 22:41:25
988
转载 Candence学习篇(11) Allegro中设置规则，布局，走线，铺铜
然后右键assign net，然后单机我们的焊盘选中，然后用鼠标绕一圈就行了。接下来布线，我们可以点击display，然后show rats ->net，就可以显示单个焊盘的连接了。除了电源需要多边形覆铜之外，剩下的基本就是走线了，表层走线，底层走线，走不通用过孔，最后对地覆铜。因为我们PCB制作肯定是拼版的，肯定会用机器切割，我们要设置一个route Keepin。同理电压3V3,5V也是一样的安排它，这样花花绿绿的感觉就很好看，我感觉是这样，哈哈。这样我们的约束管理器就设置好了，接下来我们进行布局.
2023-10-11 22:26:24
4972
561114-intel-dual-band-wireless-ac-8265-windstorm-peak-eps-rev3-
2022-07-20
DesignGuideCOMe -Express-Advantech
2022-07-10
SGMicro（圣邦微） SGM4568 带自动方向感应的8位双向电压电平转换器数据手册
2018-11-17
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人