- 博客(3)
- 资源 (1)
- 收藏
- 关注
RSS订阅原创 记录一下高云FPGA TANG 9K问题，下载特别慢
问题描述：记录一下高云FPGA TANG 9K问题，下载特别慢，参考：点灯LED - Sipeed Wiki开始sipeed下载sram和固化内部flash正常，改动后下载就很卡，需要重启电脑才能识别识别下载
2024-02-04 14:51:33
212
原创 在Verilog中 reg [0:31] d0 与 reg [31:0] d0 有什么区别
它们的区别只在于描述寄存器变量的时候，位索引（bit index）的顺序不同。reg [0:31] d0表示d0是由低位到高位排列的，即d0[0]代表最低位，d0[31]代表最高位；而reg [31:0] d0则表示d0是由高位到低位排列的，即d0[31]代表最低位，d0[0]代表最高位。在Verilog中，reg [0:31] d0和reg [31:0] d0都是描述一个32位寄存器变量d0。因此，在使用这两个描述方式时，需要注意位索引的顺序，以免出现程序错误。
2023-06-20 19:21:22
1294
4
原创 Altium designer 按照铺铜外形进行开窗
按照GND铺铜开窗Step1:底层或者顶层铺铜，下面以底层为例【实质是动态铜转换为静态铜】Step2:复制铺铜到开窗层（任意层均可），弹出对话框选择noStep3:选择任意一个polygons，按下快捷键tvy，更改到需要开窗的层Step4:3D效果展示来自：http://www.ictown.com/forum.php?mod=viewthread&tid=215887&highlight=ad%B0%B4%D5%D5%C6%CC%CD%AD%BD.
2020-09-30 11:45:19
4768
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人