自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(9)
  • 资源 (5)
  • 收藏
  • 关注

原创 AXI协议

AXI协议

2022-11-28 19:45:48 667 1

原创 对异步FIFO的全面理解

什么是异步FIFO?FIFO是一种先进先出的数据缓冲器,与普通的存储器相比,没有外部地址线,其内部地址线自加1,因此FIFO只能顺序写入顺序读出。异步FIFO的意思就是FIFO的读写时钟是异步的,因此可用于两个不同时钟系统之间的数据传输。异步FIFO的组成及原理异步FIFO主要有四个部分,读写时钟、读写指针、读写数据、空满标志。复位的时候,读写指针都为0,读指针总是指向要读的位置,读完自加1,写指针总是指向要写的下一个位置,写完自加1。当写指针越过FIFO的最后一个地址,折回来赶上读指针

2021-05-26 16:40:22 2665

原创 RTL代码转成的电路是什么样的?

常见的RTL代码布局布线时转成的电路是什么样的?因为不知道实际电路直接写代码可以实现功能,却不一定是节省面积的写法,因此,我想花些功夫去看一下代码转成的电路,希望有助于加深理解。模块一:一个计数模块,复位清零,计到6清零 always @(posedge Clk or negedge Rst_n) begin if (!Rst_n) begin Clk_cnt <= 3'd0; end else if (Clk_cnt == 3'd6) begin Clk_cnt &

2021-05-21 21:50:01 1219 1

原创 FPGA之建立时间与保持时间理解

概念建立时间指的是在时钟触发沿到来以前,数据需要稳定不变的最小时间。保持时间指的是在时钟触发沿到来之后,数据需要稳定不变的最小时间。时序违例公式理解时序违例主要是建立时间违例和保持时间违例。检查是否存在时序违例是通过判断是否留有足够的建立时间裕量和保持时间裕量。数据到达时间:Tclk1+Tco+Tdata时钟到达时间:Tperiod+Tclk2因为建立时间是数据先于时钟沿的时间,所以,建立时间裕量=时钟到达时间-数据到达时间即Tsetup_slack = ( Tper

2021-04-02 09:14:56 832

原创 Vivado ip 核之 ROM dist_mem_gen配置及调用

Distributed Memory Generator 是一个用 LUT、RAM来实现存储的ip核。本文仅讨论其中的 ROM 的使用。Dist_mem_gen 的用处:可用作一个大型查找表,或是在异步 FIFO 中使用。目录ROM 的配置ROM 的调用、代码及仿真结果ROM 的配置首先创建 coe 文件,(创建一个txt文件,改后缀为coe)coe 文件的格式如下,第一行的 10 代表十进制,第三行及往后为数据,换成自己需要的数据。memory_initialization_

2021-03-03 20:13:26 3880 3

原创 vivado ip核 FIFO的配置与调用

FIFO generator core 支持 Native interface FIFOs, AXI Memory Mapped interface FIFOs 和AXI4-Stream interface FIFOs。AXI Memory Mapped 和AXI4-Stream interface FIFOs 是由 Native interface FIFO 衍生出来的。FIFO 的用处Native interface FIFOs 可用于数据缓冲、数据宽度转换、跨时钟域处理。...

2021-02-28 21:09:55 10619 2

原创 基于FMCW的测距原理及matlab仿真

FMCW是什么FMCW实现测距 系统框图波形示意 计算公式则代入得由上,测距实际上是通过发射信号与回波信号的差频计算出距离。差频的值可以通过对差频信号做傅里叶变换得到。matlab仿真发射信号与回波信号t1=0:pi/2000:3*pi; %三角波z1=50*sawtooth(t1,0.5)+50;z2=50*sawtooth(t1+0.05,0.5)+50;差频,由下图,差频为1.592(下图中右上角显示)abs(z1-z2)差频信号,差频对应的正弦波z

2021-02-09 21:51:50 10065 6

原创 RC移相网络及multisim仿真

信号经过电容之后电流超前电压90度。电流超前电压90度:电容公式是电流等于电压求导,假如电压是sin函数,则电流是cos函数,横轴为时间。若是纯电容,超前90度,若是电容电阻的组合,则相移角由电阻电容值决定。假设相移角为30度,电源有效值为20,则Uo=10,Uc=10√3,假设电阻为1k欧,则I=1mA,Xc=1/2πfC,f=50Hz.计算得C=1.8uF.测量Uc、Uo,与计算值...

2020-04-15 17:08:16 5862 1

原创 谐振电路原理及multisim仿真

谐振电路原理及仿真是什么用来干什么个人笔记,可能有错是什么如果含电容电感的电路端口电压电流同相,呈电阻性,称电路谐振,此时电路中电容的电场能和电感的磁场能相互转换,此消彼长,完全补偿。关于同相:含有电容电感的电路中,电容和电感会引起电路的电压和电流有相位差。纯电阻电路中电压变化时电流同步变化,就是同相位,而含有电容电感的电路中电压和电流的变化不同步,就是有相位差。谐振电路有串联谐振和并联...

2020-04-11 21:26:28 8891

synopsys dc综合面积报告解析python代码

针对synopsys dc综合后产生的面积报告进行解析的python代码 功能不完善,解析完成后需要手动去掉前几行,解析后的报告复制到excel,可按层级显示,方便分析

2023-02-01

mux4_1.rar

四选 一电路quartus工程,也可直接用verilog仿真,含仿真结果

2020-08-13

fulladd_1.rar

四位全加器电路quartus工程,verilog,含仿真结果,也可用modelsim直接仿真

2020-08-13

multisim14电路_7分频.ms14

用multisim14实现对信号进行7分频操作

2020-08-12

multism14_智力抢答_含说明文档.rar

抢答器 按键: S1~S4为抢答按键(快捷键为1~4),S10为主持人控制按键(快捷键为空格键),LS1为音响,蓝色数码管(U4)显示抢答者编号,橙色数码管(U14)显示倒计时间。 开始运行前保持主持人控制开关断开 测试: 1) 按下控制按键(空格键),开关闭合,可以开始抢答,在9秒内1号抢答,U4显示1,U14时间停止,音响响0.5秒,2号再抢答,数码管显示均不变,即其他选手无法再抢答。再按控制键,开关断开,清零。 2) 按下控制按键,9秒内不抢答,音响响0.5秒,这时再抢答,数码管显示均不变(均为0),即无法再抢答。

2020-08-12

multisim14电路_密码电子锁_含说明文档.rar

按键说明: 密码设为0240,数字按键为S0~S9,对应0~9(快捷键为0~9),S10为清零按键(快捷键为空格),S11为确认键(快捷键为O)。 当4位按键输入后,按确认键,密码不正确时,BUZZER发出警报,按清零键停止;当密码输入正确时,LED1亮。 测试: 1.按顺序按下0240,再按确认键,LED1亮,按清零键灭灯。 2.输入任意错误密码(包括乱序的0240,比如2400),再按确认键,BUZZER发出警报,按清零键停止报警。 3.输入错误,按清零键,再输入正确密码,按确认键,LED1亮。

2020-08-12

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除