- 博客(2)
- 资源 (3)
- 收藏
- 关注
RSS订阅原创 从站spi通信，实现32位数据的读写
近期写了篇spi通讯，fpga作为从站：仿真后信号正确性是可行的； 数据位宽32位，正在测试长期运行的效果!/**************************************************************************** spi * Filename : spi.v* Describel ...
2018-08-23 16:39:16
5978
2
原创 流水线方式设计，增加处理速率
针对速度与面积互换，采用流水线方式设计，可以增加处理速率，将操作执行工作量分成若干个时间上均衡的操作段，从流水线的起点连续的输入，流水线的各操作段以重叠的方式处理。 如下例程： 用8位全加器的实现： 1，不使用流水线实现module adder8 (cout ,sum ,clk ,cina ,cinb ,cin);input [7 :0 ]cina ,cinb;input clk ,...
2018-08-23 14:58:48
816
xilinx_pcie_x8_gen1.rar
硬ＩＰ包含从物理层、介质访问控制层、数据链路层到传输层的一整套方案，用户仅仅需要根据自己的需求配置应用层即可，包括源码和下载文件.verilog
2019-06-06
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人