自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(6)
  • 收藏
  • 关注

原创 AXI协议容易忽视的细节

AXI 传输容易忽视的细节

2022-10-20 21:49:32 2453 1

原创 谈 verilog 有限状态机设计——FPGA的灵魂

总结来自 《搭建你的数字积木 数字电路与逻辑设计 》 一书 有空大家可以去看看原书简介有限状态机(FSM)是fpga的灵魂,能够使得FPGA并行处理的基础上实现和CPU一样的串行处理效果,一样的灵活。同时相比CPU有一下的特性:(1)高效的顺序控制模型(2)容易利用现成的EDA工具进行优化设计(3)性能稳定,解决大规模集成电路的竞争和冒险,可以消除电路毛刺,强化系统功能(4)高速性能,结合和FPGA的高速优势(5)高可靠性,和CPU相比不需要繁杂的取指、译码、执行等过程理论基础FSM中有两

2021-04-29 09:17:58 637

原创 Xilinx 7系 FPGA片上资源之触发器 FDCE FDPE FDRE FDSE

FPGA片上资源之 FDR FDRE FDCE FDRS FDRSE简介FDR : D Flip-Flop with Synchronous Rsest 同步复位寄存器。FDR 拥有一个时钟输入接口,一个D触发器数据接口,一个同步复位接口和一个触发器输出接口,当同步复位接口为高电平时,时钟的上升沿触发寄存器复位(置0);当同步时钟接口为低电平时,时钟的上升沿触发寄存器装载数据接口的数据。FDRE:D Flip-Flop with Clock Enable and Synchronous Reset 带

2021-03-02 16:42:34 16095 6

原创 Xilinx 7系列 FPGA CLB资源介绍

赛灵思 7系列 FPGA CLB资源介绍

2021-03-02 14:14:42 1688

原创 基于S3C 2440 的 U-BOOT 启动代码之 start_armboot() 源代码分析

基于S3C 2440 的 U-BOOT 启动代码之 start_armboot() 源代码分析start_armboot()是U-BOOT为2440的启动是初始化硬件,引导挂载linux系统的核心代码,看起来还是有一点复杂的,边学习变记笔记,有什么不对的地方欢迎指正。init_fnc_t **init_fnc_ptr;char *schar buf1[10]; char buf2[15];buff1与buff2为U-BOOT 和板子的名称,不同板子有些差异,这里不用管。init_fnc_t

2021-01-12 14:47:19 234

原创 嵌入式linux开发的开发环境配置

这里写自定义目录标题欢迎Linux系统安装及其网络配置VSCODE 安装及其配置共享文件夹设置windows 下远程连接虚拟机交叉工具链安装插入链接与图片如何插入一段漂亮的代码片生成一个适合你的列表创建一个表格设定内容居中、居左、居右SmartyPants创建一个自定义列表如何创建一个注脚注释也是必不可少的KaTeX数学公式新的甘特图功能,丰富你的文章UML 图表FLowchart流程图导出与导入...

2020-03-14 20:08:34 251

空空如也

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除