aria啵啵啵-CSDN博客

原创 aurora ip核仿真channel up信号一直未拉高

结果我把两个例子工程的连在一起仿真后居然等了1.2ms的样子channelup才起来（不太清楚这个建链是不是串行的，一组一组的成功了后面才拉高所有）过于离谱，差不多用了几个小时的时间，而我之前每次都是等的中途就叉掉了，总感觉自己哪里没给对，又是无心插柳柳成荫的一天呢哈哈（苦笑）这次建链成功也是有点基础的，毕竟有的博主说这个数据线需要一直有数据通信，而我之前仅使用ip核进行仿真的时候，数据是有断裂的（再慢慢探索吧），难的很哦，感觉于此途没有什么天分了。仿真需要的时间真的很长。

2024-04-09 15:07:45 205 1

原创 vivado布线出错opt 31 - 67(opt 31 - 155)

我通过功能（有点玄学得味道了）联想到它能到得双向io得位置，然后在代码中发现我送回给双向io得大位宽数据信号有高位部分是没有赋值得（代码中仅对低位数据进行了赋值得，因而一般高位为不确定状态），出于规范性得出发点，我将高位全部置零，然后error就消失了，因此反推应该是高位数据这里将信号阻断了导致布线无法找到数据源。

2024-02-22 15:05:49 436

原创安路远程调试使用chipwatcher报错

让外地同事远程帮忙抓信号，只给了bit和cwc文件（我的理解是cwc对应vivado的ltx文件）把图中提示的_inst.bid文件放到下载bit的路径中。然后上次没出问题，这次报错，无法触发波形。

2023-11-22 09:37:30 130 4

原创查看镁光DDR芯片型号的办法

查询镁光型号的办法

2023-08-22 09:32:13 1417

原创 vivado下载bit和ltx失败

2

2022-09-20 11:54:12 3494 1

原创 ddr3_reset_n一直复位导致仿真初始化失败

解决ddr3初始化失败（仿真）的一种办法

2022-08-02 10:46:30 2123 2

原创 # ** Error: ../tb/bfm/bfm_tb_ddr3/bfm_tb_ddr3.v(186): Illegal task output argument.

error : task otput argument

2022-07-27 14:02:49 268

原创 modelsim报错Error: (vsim-3033)

高云modelsim联合仿真报错3033

2022-04-14 09:24:21 1922

转载 # ** Fatal: (vsim-3729) Value ?(1095521093) of generic “EN_ECC_READ“ is out of range FALSE (0) to TR

解决办法：3729可能是语言冲突了所以一个要在另外一个的前面

2022-04-08 12:52:01 511 5

原创 [Synth 8-2543] port connections cannot be mixed ordered and named [“F:/FPGA_Prj/GPIC_2000/GPIC_AB/V1

一个解决办法

2022-02-24 13:06:59 637

原创 vivado编译fifo出错modelsim

fifo在modelsim里面编译的办法，vivado

2022-02-23 10:40:40 1117

原创 vivado2017生成mcs文件办法

vivado2017生成mcs文件办法跑布线生成mcs文件，记得勾选bit文件下载mcs文件

2022-02-16 09:56:35 2521

原创 ERROR:(vsim-3584)

解决思路

2021-10-27 15:16:06 1526

原创 SDRAM控制器说明/altera/northwest logic

学习笔记

2021-10-11 13:29:45 205

原创 ERROR:Pack:2780/Place:1239

没有一个error是我碰不到的撒花

2021-09-01 15:00:07 211 1

原创 ERROR:Place:713

解决办法;不要DCI

2021-08-27 09:39:56 389

原创 ConstraintSystem:59

将路径补全：路径使用实例化的名字，因此找到报错的文件a，调用过a的文件b为其上一级路径，由此倒推，到项目顶层文件c,我的路径为NET“U0_ddr_dut（顶层文件中调用ddr，ddr的实例化名字）/u_ddr2_infrastructure/sys_clk_ibufg” TNM_NET = “SYS_CLK”;TIMESPEC “TS_SYS_CLK” = PERIOD “SYS_CLK” 5 ns HIGH 50 %;...

2021-08-20 14:36:53 2149 2

原创 Spartan 6 block ram

对spartan 6 block ram的底层资源分析，含ug383资源

2021-08-18 14:47:10 523

原创 ISE报错2677-1895-1701等

Xst:2677 - Node <frame_rxda_32> of sequential type is unconnected in block <u1_frame_protocol>.Xst:1895 - Due to other FF/Latch trimming, FF/Latch <ads8688_tx_data_3> (without init value) has a constant value of 0 in block <da_control

2021-06-15 18:05:00 2292