- 博客(11)
- 收藏
- 关注
RSS订阅原创 Sublime Text配置Verilog-FPGA开发环境Package推荐
【代码】Sublime Text配置Verilog环境Package推荐。
2023-05-15 21:56:46
546
原创 Fusion 360的快捷键大全
这次为大家带来的干货是，在Fusion 360 中，如何建立首选项。萌新们看过来（结尾有大波彩蛋不要错过哦~）首先大家需要了解，首选项用于控制 Fusion 360 中的默认设置。大家对首选项所做的任何更改都会与自己的 Autodesk ID 一起保存，并且在登录其他计算机时会加载。建立首选项的具体操作步骤请往下看↓↓↓进入Fusion 360后，单击您的用户名，然后选择“首选项”。2.有以下五个常用的首选项。 常规 >“平移”、“缩放”、“动态观察”快捷方式...
2021-06-10 10:38:26
9113
原创 Qt的命名规范与快捷键
//命名规范//类名首字母大写，单词和单词之间首字母大写//函数名变量名称首字母小写，单词和单词之间首字母大写//快捷键//注释ctrl + ///运行ctrl + r//编译ctrl + b//字体缩放ctrl +鼠标滚轮//查找 ctrl +f//整行移动ctrl + shift +↑或者↓//帮助文档F1//自动对齐ctrl + i;//同名之间的.h和.cpp切换F4//帮助文档 第一种方式F1第二种 左侧按钮第三种c:\et\qt5. 6.0\5. 6\mingw49_
2021-05-30 17:09:31
167
转载 LabVIEW中不同颜色连线的含义
问题详述：LabVIEW中的连线具有不同的颜色，样式和宽度。每个都代表了什么？解决方案：下表列出了常见的连线类型：LabVIEW中不同颜色连线的含义相关信息：请注意，类的连线颜色是可更改的。该表显示其默认外观。...
2021-05-07 14:40:12
3687
转载 读取MIT-BIH数据，制作数据集
暑假实习搞了一段时间的深度的学习，公司老总让我把MIT-BIH的数据按着给的注释文件读出来，并且分类，为此我可是耗费了好长时间整理了这个程序供大家参考。闲话不多说，我交代下这个程序的作用：1.把R波作为101点，向前取100点，向后取199个点，构成300点，作为一个心电周期（采样率为360HZ，所以300点完全可以保证一个心电周期）2.按着数据名+第n个R波+疾病（N：正常，...
2021-05-06 09:06:37
906
转载 基于FPGA的PCF8591的DAC（I2C）功能驱动
====硬件说明====PCF8591是集成了4路ADC和1路DAC的芯片，使用I2C总线通信。I2C总线是由Philips公司开发的一种简单、双向二线制同步串行总线。它只需要两根线即可在连接于总线上的器件之间传送信息。主器件用于启动总线传送数据，并产生时钟以开放传送的器件，此时任何被寻址的器件均被认为是从器件。如果主机要发送数据给从器件，则主机首先寻址从器件，然后主动发送数据至从器件，最后由主机终止数据传送；如果主机要接收从器件的数据，首先由主器件寻址从器件，然后主机接收从器件发送的数据，最后由主机
2021-05-03 15:55:42
2135
1
原创 Microsoft Office word PPT 中删除COMSOL5.6 加载项后每次启动显示加载错误
1. word如果还想继续使用MathType，源文件没有删除，那么在Word中禁用就可以了通过：文件——选项——加载项——管理——模板 中找到MathType，然后去掉选中选项就可以了但是如果想直接删除MathType，在word中也去掉MathType，在我的电脑上加载项中的模板里，MathType是无法直接删除的（好气），那么只能手动删除源文件了，在office安装目录下（我的目录C:\Program Files\Microsoft Office\Office16\STARTUP）找到MathTy
2021-04-19 10:22:45
2679
转载 Verilog代码和FPGA硬件的映射关系(一)
代码和硬件之间的映射关系是一个很奇妙的过程，也展现出人类的智慧。单片机内部的硬件结构都是固定的，无法改变，我们通过代码操作着寄存器的读写，来执行各种复杂的任务。FPGA的硬件结构并不像单片机一样是固定好的，而是由更加原始的基本逻辑单元构成，我们需要用HDL语言来描述我们要实现的功能，而并不需要关心硬件的结构是如何构建的，我们通过使用FPGA厂商的综合器来将HDL所描述的功能代码映射到我们的FPGA基本逻辑单元上，而这个映射的过程是综合器帮我们自动完成的，我们并没有直接用语言去操作这些基本逻辑单元，这也可以理
2021-03-20 21:22:45
1330
原创 【FPGA】Verilog模块的基本概念(1)-二选一选择器的3种写法
二选一选择器的3种写法第一种二选一选择器module muxtwo(out,a,b,sl); input a,b,sl;//sl默认低电平 output out; reg out; always@(sl,a,b) if(!sl) out = a; else out = b; endmodule第二种二选一选择器module muxtwo(a,b,sl,out);input a,b,sl;output out;wire nsl,slb,sla; assgin nsl=!
2021-03-13 21:35:52
2853
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人