- 博客(17)
- 收藏
- 关注
RSS订阅原创 空气间隙和爬电距离计算
该表格得到的是基础绝缘下的爬电距离，加强绝缘下的爬电距离需要乘以。但是基础绝缘下的爬电距离必须大于基础绝缘下的空气间隙，而在此次计算中基础绝缘下的爬电距离小于基础绝缘下的空气间隙，所以可以将基础绝缘下的爬电距离等于基础绝缘下的空气间隙，为6.5mm.2）附加绝缘：又称辅助绝缘或保护绝缘，它是为了基本绝缘一旦损坏时防止触电而在基本绝缘之外附加的一种独立绝缘。，同样是按照解一元二次方程的形式得到基础绝缘下的空气间隙和加强绝缘下的电气间隙。3）双重绝缘：是绝缘的组合形式，即基本绝缘和附加绝缘两者组合的绝缘；
2023-07-21 16:50:18
731
原创 PADS VX2.5学习
最后说一些建封装时的小技巧，修改好一个封装后，保存的时候选择另存为，而不是保存（因为之前刚开始使用pads建封装的时候，会复制一个封装，然后在该封装上面修改，而点击保存的话会使这两个封装一起被修改，所以同事传授经验说选择另存为不会发生这种情况）另外pcb封装在另存为的时候会跳出一个“是否希望创建新的元件类型”的对话框，这个时候需要选择“否”，选择“是”的话会在元件封装库中新建一个和pcb封装同名的封装。这样出来的报错才是准确的。元件的时候，2D线的外框可以显示，但是矩形的外框会消失，只有焊盘。
2023-07-19 11:35:42
1766
原创 SSCOM V5.13.1使用方法
新手使用串口助手记录1、首先端口号和波特率要设置正确，发送不了命令时要检查一下这两个有没有错误。 然后把DTR和回车换行勾上。（DTR没勾暂时不清楚会有什么状况，回车换行没勾真的是灾难。a、测AIR800模块的时候，没勾选回车换行会出现发送什么就接受什么的现象。当时一直想不明白为什么，觉得每个步骤都正确，没想到是这个原因。正常接受到的数据应该是这样。...
2020-04-08 09:59:32
73950
7
原创 Allegro转PADS以及后续修改
将allegro转化为PADS文件，教程如下https://www.cnblogs.com/xfdarm/p/4046914.html其中建立系统变量的步骤如下： 选中计算机-右键-属性 将变量名和变量值按上述所示写好就可以了。转化为低版本的步骤如下： File-expo...
2018-12-23 23:15:39
5560
原创 PADS9.5学习
最近迫不得已又用pads改了一个板子，虽然还是觉得不好用，但是也没有那么讨厌了，习惯真可怕。。。现在是记录一下这次使用的经验，以后有时间还是希望比较系统的学一下，毕竟还有许多基础操作不是很熟悉。 Pads添加新元器件进入库右键—选择元器件选中需要添加的元器件，右键—保存到库中。首先点击全选，然后修改库路径，两个库路径需要一样，最后点击确定就可以了。 新建库文...
2018-12-10 21:30:22
2786
4
原创 Cadence网表导入PADS9.5
1、orcad 导出网表选择other--orPADspcb.dll之后点击确定，会在当前文件夹下面生成一个asc文件。点击确定。会跳出report.rep文件，复制report.rep中第一句话到第一步生成的asc文件中。2、eco比对工具—对比ECO将新设计文件改成第一步生成的并且修改之后的asc文件。可以将生成的eco路径修改为当前路径，因为导网表...
2018-12-10 21:18:26
5120
1
原创 2018年9、10月总结
感觉这两个月的状态没有之前好，干的活都比较琐碎，比如修改之前的板子，然后画一些测试板之类。有时候觉得很忙，有时候比较闲，但是也没有去学习新的东西，因为没有目的性，也不知道学什么。其实人真的是很容易被同化的，被周围的环境同化。之前刚进去的时候我想着这两年努力把基础学扎实了，之后可以去换个硬件工程师的工作，毕竟单纯画layout其实也比较枯燥。但是我现在觉得做layout也挺好的，毕竟不用像硬件工...
2018-11-01 17:08:10
539
3
原创 SSD中各路电源的意义
主控：NAND Flash控制 FVDD1SDRAM控制 DRVDDSATA/PCIe传输协议串行通道 A0V9 A1V8（PEIe）/A1V1 A3V3（SATA）2晶振 ...
2018-10-19 13:51:17
1433
转载 （转载）ALLERGO常见的文件格式
原文地址：http://www.cnblogs.com/zhangshitong/p/3875469.htmlallegro/APD.jrl ： 记录开启 Allegro/APD 期间每一个执行动作的 command .产生在每一次新开启 Allegro/APD 的现行工作目录下 .env ： 存在 pcbenv 下,无扩展名,环境设定档.allegro/APD.ini ： 存在 p...
2018-10-17 16:56:50
492
原创 cadence16.6使用shape制作pad
有些元器件中的焊盘是不规则图形，这样我们就无法直接用pad designer制作焊盘。所以需要使用shape去制作。打开PCB editor，新建一个shape格式的文档，命名最好也以shape为前缀。之后可以选择shape add这个按钮制作任意形状的shape。这边需要注意的是，需要制作两个shape，一个用于bigin layer和pastemask_top，一个用于so...
2018-10-17 16:50:30
5040
原创 PDAS转allergo
情况是这样Allegro的原理图是我们自己画的，有allergo版的logic，然后外包做了pads版本的PCB，现在需要修改这块pcb，所以需要转成allergo修改（用过一点pdas真的觉得不好用）。情况假如也是这样的可以参考以下步骤。1、导出asc文件需要选择所有层。2、Allegro导入File—import—CAD translator—pads需...
2018-10-11 16:11:08
446
原创 叠层
画PCB一定要对PCB的工艺很了解，这样在画的时候才知道什么可以干，什么干了也没什么关系。今天就记录一下自己近期对叠层的了解。一般高速信号才会计算叠层，非高速只告诉板厂厚度就可以了。首先说一下core和PP。core就是两个copper之间夹一个PP制成的。PP就是绝缘材质。一般除了顶层的会直接用copper，内层基本都是用core的。放一个8层板的叠层。（两个信号层叠一起是不好，但是...
2018-09-16 23:03:34
2072
原创 cadence16.6 导gerber文件
出gerber之前的检查需要打开的DRCSetup--constraints--modes 需要将spacing modes和same spacing modes里面的DRC都打开。饶等长一定要打开relative propagation delay相对传播延时Soldermask需要设置的部分。画完之后再将waice掉的DRC打开，看看是否有误删的。确定是...
2018-09-06 11:24:36
6206
原创 2018-8总结
到现在为止，毕业已经两个月了，来这家公司从五月份实习开始算的话也有四个月了。这四个月现在回想起来除去五六月份因为毕业相关事宜，过的还是挺充实的。学会了cadence这个软件、学会了DDR和NAND Flash走线、学会了仿真软件的部分操作、现在又在学PADS（公司有些客户只用pads版本），这四个月以来一直是以一个学习的过程在工作，这应该也是一个比较幸福的事情。之前找工作的时候其实是希望找...
2018-09-04 23:00:43
290
5
原创 Cadence Sigrity2016 POWER SI Model Extraction部分
Model Extraction部分电源仿真主要就是5步。 以下为详细步骤：assign capacitor Select nets—setup P/Gnet generate port Setup simulation frequencies Start simulation 加载电容库首先load layout file。然后选择assign capa...
2018-08-24 13:32:47
5312
2
原创 Cadence 16.6基本操作技巧
都是工作上碰到的需要学习的知识，比较实用。1、修改Pin脚网络set up --user preference EditorLogic--net logicOption处选择网络，然后find处选择Pins，之后点击要修改网络的Pin即可将原来的网络修改为所选择的网络。2、在使用测量工具的时候，在Find处选择对象就一定会吸附到该对象中心，否则就可以选择任意位置。3...
2018-08-17 09:39:48
59006
9
原创 cadence16.6制作封装
制作焊盘单位为mil时，精度为2位小数点；单位为mm时，精度为4位小数点。Solder mask比Regular Pad大6mil即0.1524mm，但对于BGA和密间距的IC器件,阻焊比Regular Pad 大4mil,当绿油桥小于4MIL时,整体开窗。表面贴焊盘的钢网与Regular Pad一样大或比焊盘稍小。命名规则：表贴焊盘SMD*_*,SMD*CIR* ...
2018-08-10 22:40:21
20667
5
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人