- 博客(2)
- 收藏
- 关注
RSS订阅原创 虚拟项目——计数器的verilog实现
在各种条件允许的情况下控制一个寄存器进行向上或向下的计数。当达到门限值的时候进入报警系统，产生一个信号输出持续八个单位并清零寄存器。
2015-10-27 17:57:58
4163
转载 FPGA异步复位同步释放使用两级D触发器的意义
（本文参考：《FPGA异步复位同步释放解析》作者：verilogic点击打开链接 如图是器件工作时的电压变化，当reset_n在Recovery Time Check+Removal Time Check时间段内发生变化时会产生一个非高非低的信号，称之为亚稳态。如果电路有亚稳态存在会对之后的电路产生无法预测的错误，通过比较可得在各模块之间使用异步电路可以使电路简单化但会产生亚稳
2015-08-22 13:47:32
6665
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人