- 博客(25)
- 资源 (4)
- 收藏
- 关注
RSS订阅原创 阻抗匹配方式和优缺点分析
当传输路径上阻抗不连续时，会有反射发生，阻抗匹配的作用就是通过端接元器件，时传输路线上的阻抗连续以去除传输链路上产生的反射。常见的阻抗匹配如下：一、串联端接方式靠近输出端的位置串联一个电阻，要达到匹配效果，串联电阻和驱动端输出阻抗的总和应等于传输线的特征阻抗Z0。 在通常的数字信号系统中，器件的输出阻抗通常是十几欧姆到二十几欧姆，传输线的阻抗通常会控制在50欧姆，所以始端匹配电阻常见为33欧姆电阻。 当然要达到好的匹配效果，驱动端输出到串联电阻这一段的传输路径最好较短，短到可...
2021-08-29 22:26:50
947
1
原创 关于FloTHERM破解后无法打开的问题的解决方法
一.首先是FloTHERM 12的破解安装包分享给对大家，网盘链接如下：https://pan.baidu.com/s/1PTq-FyI0oJeD7yzwdht73g 提取码：abqm二.破解教程自行百度吧，其中主要注意的是两个文件的替换，是有两个路径都是需要替换的。三.起初在初次安装软件后破解完成（WIN10 64bit），环境变量和教程中设置的 是一样的，然后提示找不到如下问题,我以为是自定义的安装目录有问题进行了卸载重新装，但是任然提示这个问题。四、最后通过查看详细的错误...
2021-06-29 19:43:10
5963
2
原创 在OrCAD新建库之后保存,修改,再保存。引用库时，出现以下提示：part xx is out of date with respect to the design cache. Use update
在当前的项目窗口中的design cachehe上右键Cleanup Cache，之后再添加器件。
2021-06-23 19:20:28
815
1
原创 FPGA之UART串口实验
一.UART串口简介串口通信是将数据字节分成一位一位的形式在一条数据线上逐个传送，主要特点时通信线路简单，但传输速度较慢。 串口通信分类： 同步串行通信:需要通信双方在同一时钟的控制下，同步传输数据； 异步串行通信：指通信双方使用各自的时钟控制数据的发送和接收过程。 UART：是一种采用异步串行通信方式的通用异步收发传输器，它在发送数据时将并行数据转换成串行数据来传输，在接收数据时将接收到的串行数据转换成并行数据。 UART在发送或接收过程中的一帧数据由4部分组成， 起始位、 数据位、奇
2021-01-06 21:16:23
1893
1
原创 FPGA之FIFO篇
FIFO简介first-in-first-out FIFO一般用于不同时钟域之间的数据传输，也常用来实现不同位宽的接口的数据匹配
2021-01-04 21:05:57
1751
原创 FPGA之IP RAM实验
1.介绍 RAM英文全称为Random Access Memory，即随机存取存储器，它可以随时把数据写入任一指定地址的存储单元，也可以随时从任一指定地址中读出数据，其读写速度是由时钟频率决定的。RAM主要用来存放程序及程序执行过程中产生的中间数据、运行结果等。2.RAM IP核简介Quartus II软件自带的随机存储器IP核分为RAM IP核和ROM IP核。这两种IP核的区别是RAM是一种随机存取存储器，不仅仅可以存储数据，同时支持对存储的数据进行修改；而ROM是一种只读存储器，也就...
2020-12-27 20:20:51
1820
原创 FPGA之IP核PLL实验
1.实验简介 PLL的英文全称是Phase Locked Loop,即锁相环，是一种反馈控制电路。PLL对时钟网络进行系统级的时钟管理和偏移控制，具有时钟倍频、分频、相位偏移和可编程占空比的功能。 锁相环作为一种反馈控制电路，其特点是利用外部输入的参考信号控制环路内部震荡信号的频率和相位。因为锁相环可以实现输出信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输...
2020-12-22 22:29:44
885
原创 FPGA之动态数码管显示实验
1.试验任务完成6位数码管以动态方式从0开始计数，没100ms计数值增加1，当计数值从0增加到999999后重新从0开始计数。2.硬件原理图3.程序框图程序设计思想：FPGA顶层（top_seg_led）例化了以下两个模块：计数模块（count）以及数码管动态显示模块（seg_led）。实现各模块之间数据的交互。计数模块将计数值通过data端口传递给数码管动态显示模块， 使能信号en使能数码管显示数据， 小数点显示信号point控制小数点的显示，符号信号sign可以让数码管显示负号.
2020-12-21 20:14:57
3662
6
原创 FPGA之静态数码管显示实验
一、背景介绍 数码管是一种现代常用的数码显示器件，具有发光显示清晰，响应速度快，功耗低 、体积小、寿命长、易于控制等诸多优点，在数显仪器仪表、数字控制设备等方面得到广泛应用。 按发光二极管单元连接方式可分为共阳极数码管和共阴极数码管。共阳数码管是指将所有发光二极管的阳极接到一起形成公共阳极(COM)的数码管，共阳数码管在应用时应将公共极COM接到+5V，当某一字段发光二极管的阴极为低电平时，相应字段就点亮，当某一字段的阴极为高电平时，相应字段就不亮。共阴数码管是指将所有发光二极管...
2020-12-18 20:46:02
2722
原创 FPGA之触摸按键控制LED灯实验
简介：触摸按键在稳定性、使用寿命、抗干扰能力等方面都优于传统的机械按键，被广泛应用于遥控器，便携式电子设备，楼道开关和各种智能控制等方面。 分类 电阻式触摸按键：是由多块导电薄膜按照按键的位置印制而成，但由于耐用性较差且维护复杂，目前使用率较低； 电容式触摸按键：它的诞生主要是为了克服电阻式按键耐用性差的不足所提出的。电容式触摸按键采用电容量来评判标准，其感应区域可穿透绝缘外壳（玻璃、塑料等）20mm以上。其灵敏度和可靠性不会因环境条件的改变或者长期使用而发生变化，具有防水、强抗干扰能力、适应温度范
2020-12-17 21:35:40
1743
原创 FPGA之按键控制蜂鸣器实验篇
module top_key_beep( input sys_clk, input sys_rst_n, input key, output beep);wire key_flag;wire key_value;key_beep u_key_beep( .sys_clk(sys_clk), .sys_rst_n(sys_rst_n), .key(key), .key_flag(key_flag), .key_value(ke.
2020-12-16 22:46:17
2996
1
原创 FPGA之按键控制流水灯实验篇
按键时常用的控制器件，生活中也随处可见。案件一般有结构简单，成本低廉等特点，在家电 、数码产品、玩具等方面有广泛的应用。 本次实验实现按键控制多个LED的亮灭
2020-12-15 21:49:27
1918
原创 Altera-FPGA之代码固化篇
在我们进行代码调试的时候 一般都是烧录的时.sof文件，当系统断电后程序就会丢失。如果我们想要让程序掉电后不丢失，就需要将程序下载到Flash芯片中进行存储，Flash的引脚是和FPGA固定的引脚进行连接的，FPGA在上电后会自动读取Flash中存储的程序。这个过程不需要编写相关的驱动代码或者人为的进行干预，只需要通过JTAG下载jac文件即可。首先在Quartsu软件的菜单栏【File】→【Convert Programming Files…】，操作界面如图选择和开发板对应..
2020-12-14 23:26:45
1037
2
原创 FPGA流水灯实验笔记
/*本实验实现的4个LED 顺序点亮并熄灭 时间0.2s变化一次*/module flow_led(input sys_clk, //系统时钟 50MHZ晶振input sys_rst_n, //系统复位信号output reg[3:0] led //led输出信号);//1/50Mhz=20ns n=0.2s/20ns=10^7 1000_0000需要2进制24位才可进行存储reg [23:0] ...
2020-12-14 21:42:30
321
原创 FPGA基础知识学习分享
1.逻辑运算符与位运算符的区别 逻辑运算符包含 ！，&&，|| ，其中！a为a的非，a&&b表示如果a和b都是1时结果才是1. 位运算符主要包含~、&、|、^,它们分别是进行位操作取反、与、或、异或。2.常用运算符移位运算符 >> << 拼接运算符 {} ,{a,b} 运算符的优先级顺序： ！ ~ * / % + - <<...
2020-12-14 19:17:41
730
原创 Vivado 学习笔记1
在安装vivado时，出现了最后无法安装的问题（卡主不动了，第一行进度条已经跑完），此时选择了终止并重新安装，重新安装时修改了偏好设置中的设置，横栏第二项，勾选去除操作，最终成功进行了安装。安装教程可参考https://blog.csdn.net/MicroTalent12/article/details/106553599/ 安装后需要进行license许可，我是采用的本链接的文件 licence 亲测可用https://blog.csdn.net/weixin_40377195/article...
2020-09-18 09:34:13
789
转载 STM32 USB数据接收与数据发送过程
既然学习了USB，那就必须的搞懂USB设备与USB主机数据是怎么通讯的。这里主要讲设备端，因为我们的代码是做USB设备用的。我们需要必须要定义了USB中断。起始在STM32的中断向量表中给USB两个中断，我们可以在stm32f10x.h中找到这两个中断： USB_HP_CAN1_TX_IRQn=19,/*!<USBDeviceHighPriorityorCAN1TXInterrupts*/ USB_LP_CAN...
2020-05-10 22:30:16
4292
转载 FPGA远程升级方案
概述 现场可编程门阵列(FiELD Programmable Gate Array，FPGA)器件具有高密度、低功耗、高速、高可靠性等优点，在航空航天、通信、工业控制等方面得到了大量应用。FPGA的处理器分为软核和硬核，并且软核处理器具有高度的灵活性和可配置性。 由于FPGA器件采用的是SRAM工艺，在断电的情况下FPGA内的配置数据将丢失，所以需要非易失的存储器来结合FPGA完成嵌入...
2020-03-12 19:11:03
4322
2
原创 FPGA学习笔记（三）——Quartus 2 的使用
1.打开软件点击新建工程2.点击下一步,进入当前界面 第一栏为保存的工程路径 第二三栏为工程名称 然后下一步3.如果你已经编译过代码了或存在工程可直接通过...选项添加 一般没有直接跳过点击下一步4.选择与你的主板对应的芯片 可快捷搜索 如芯片封装引脚数 速度等级等5.仿真可选用MODLSIM verilog HDL...
2019-12-19 21:32:11
821
原创 FPGA学习笔记（二）——verilog代码规范化
1.工程组织形式工程的组织形式一般包括如下几个部分，分别是doc、par、rtl和sim四个部分。doc：一般存放工程相关的文档，包括该项目用到的datasheet（数据手册）、设计方案等。 不过为了便于大家查看，我们开发板文档是一汇总存放在资料盘下的；par：主要存放工程文件和使用到的一些IP文件； rtl：主要存放工程的rtl代码，这是工程的核心，文件名与module名称应当...
2019-12-19 16:41:45
905
原创 FPGA学习笔记（一）——12-19
一.阻塞与非阻塞： 1.阻塞赋值的执行可以认为是只有一个步骤的操作，即计算RHS的值并更新LHS，此时不允许任何其他语句的干扰。符号= 2.非阻塞赋值是由时钟节拍决定，在时钟上升到来时，执行赋值语句右边，然后将begin-end之间的所有赋值语句同时赋值到赋值语句的左边。assign语句与always的区别 assign语句...
2019-12-19 16:15:06
469
转载 DA14580 官方SDK详解
官方SDK详解一、官方SDK下载二、SDK结构讲解2.1 根目录2.2 binaries2.3 dk_apps2.4 host_apps2.5 peripheral_examples2.6 tools三、官方SDK裸机例程结构讲解3.1 Startup Files文件夹 3.1.1 sta
2017-09-26 09:27:18
5477
Dialog SDK for DA14580
2017-09-27
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人