- 博客(1)
- 资源 (13)
- 收藏
- 关注
RSS订阅原创 【无标题】
但需要注意的是，输出延迟的时钟位置，一般输出时钟都会经过一级BUFG，再作为数据的随路时钟输出，那我们就需要在输出的pad上先create_generate一个时钟，然后output delay是相对于该时钟进行的。-clock：input_delay一般是相对时钟而言的，而且默认是相对于上升沿，我们可以通过clock_fall参数来指定下降沿，这里的时钟可以是虚拟时钟；-reference_pin：指定相对于某个pin上的时钟边沿，跟-clock的参数其实是一个意思，毕竟时钟也是通过pin输入进来的；
2023-11-08 15:50:54
28
1
PCIE体系结构完整版
本书首先概述第三代pci express总线和第二代总线及其之间的关系和区别，然后全面论述目前市场上最为流行的第三代总线——ci express。主要内容包括：pci express总线的发展过程和特点；pci express总线事务路由方法；数据包传送的主要协议和实现服务质量的方法；事务顺序、中断与错务处理；pci express总线物理层详述；复位和链路定向与初始化；附加卡的外观结构；pci express的电源管理；pci express配置方式。附录提供的内容包括pci express的测试、调试和验证。
本书详细描述的pci express系统的体系结构，以及列举的大量示例，对于理解pci express内容并构思其用途有很大帮助
2018-06-07
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人