Xilinx FPGA权威设计指南 PDF
Xilinx FPGA权威设计指南 PDF
基于vivado2015.4环境下的EDK LED闪烁文档
通过简单的LED闪烁，介绍如何使用vivado环境下的EDK开发步骤，相对于网上其他文档，该文档更具实用性，更加容易理解。访问GPIO的外设是通过访问寄存器方式，而不是调用xilinx函数实现。更加灵活。
AD9520时钟发生器
非常好的文档，时钟发生器，对做通信的朋友有一定帮助
任意bit流码的检测
从串行bit流中找出符合条件的任意字符，比如找出8'hbc的码来。而这个码是可以任意设定的。区别于书本上那种bit跳转的状态机实现方法
cpri_v6.0_2013_08_30
cpri协议6.0，希望对做通信的朋友有一定的帮助
CPU自制入门
CPU自制入门的PDF和配套源代码，分成两部分传，第一部分从1-202页，第二部分从203-450，且第二部分包含配套源码
自制CPU入门
CPU自制入门的PDF和配套源代码，分成两部分传，第一部分从1-202页，第二部分从203-450，且第二部分包含配套源码
mc8051_desing_v1.6
开源的mc8051 IP 核，写的很不错，和大家一起分享
DDS正弦波发生器和FIR滤波器的xilinx FPGA 模型
自己用matlab模型搭建的DDS和FIR，可以在xilinx器件上直接生成代码运行，作为参考
i2c master 的verilog源码---第二版，控制外围I2C器件
控制外围I2C器件的主控verilog源码，本人写的第二版代码，实际验证与仿真测试通过。网上很多的源码，本人觉得十分繁琐，固编写此源码
i2c_master verilog源码与testbench
i2c主控的verilog源码，可实现控制诸如24C02的I2C器件。支持选择性写/读，支持连续的写/读。
uart verilog源码与testbench
简单的uart verilog源码，没有奇偶校验位，1bit停止位，8bit数据位，MSB先。实际测试通过。可在此基础上修改自己需要的uart源码
异步FIFO Verilog源码与testbench
网上有很多关于同步FIFO和异步FIFO的源码，个人觉得不易理解，故上传本人最近写的源码，与大家一起分享
xilinx 7系列GTP serdes仿真文件
xilinx 7系列 serdes GTP的仿真文件，本人仿真与实际验证通过，对做高速串行的朋友可以借鉴
vivado 2014.1 license
vivado 2014.1的license，绝对可用
xilinx 时序约束
xilinx时序约束的资料，对使用xilinx的器件约束有一定的帮助
i2c controller verilog源码与文档
i2c 控制器的verilog源码与文档，对控制外围i2c器件有一定的帮助
sata host ip core
sata host ip controller的verilog源码，从物理层一直到传输层，对做sata有非常好的帮助
sata phy层的verilog源码
sata phy层的verilog源码，基于xilinx v6的 GTX开发
I2C的verilog源码及文档
i2c控制器的verilog源码与文档，有做i2c的朋友可以借鉴
altera serdes 的仿真
altera的serdes GXB顶层wrapper与仿真文件。arriav V器件系列的仿真，对做高速串行的朋友有一定的帮助
