- 博客(0)
- 资源 (3)
- 收藏
- 关注
宜宾学院VHDL课程作业16并行输入转16位同步串行输出
FPGA输入端口:CLR ,CLK , ALE , WR , DATA_P0 [7..0] , DATA_P2[7..0] ;
FPGA输出端口:SCLK , SDATA , LD ;
16并转16位同步串出
2013-01-22
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人
2013-01-22
TA创建的收藏夹 TA关注的收藏夹
TA关注的人