- 博客(7)
- 收藏
- 关注
RSS订阅原创 “Hello world”是如何出现在屏幕上的？
当你在编译器里写出程序的时候，它是如何在计算机上运行的？接下来我们以最简单的C语言的"Hello world"代码来告诉你，程序是如何运行。1.编写完程序后，一个sum.c文件就保存在了桌面上，这个叫做C源文件。那桌面又属于计算机的哪一个部分呢？一台计算机包含如下基本3个部分：在计算机中，存储器用来保存信息。存储器又分为内部存储器和外部存储器，内部存储器即我们所说的内存，而外部存储器就是我们说的磁盘，磁盘又分为硬盘和软盘，而我们电脑中的大部分就都是硬盘了，这里
2021-09-23 15:28:22
1149
原创 面试经典问题系列--同步复位与异步复位
最近遇到些复位的问题，在这里整理下有关同步复位、异步复位及异步复位同步释放。复位目的：复位的基本目的是使器件进入到可以稳定工作的确定状态。如避免器件在上电后进入到随机状态导致跑飞了。或者运行一段时间后电路出现异常，此时复位可使电路从错误状态回到可以控制的确定状态。复位可分为同步复位/异步复位同步复位同步复位就是指复位信号只有在时钟上升沿到来时，才能有效。（注意：在此always块中，敏感量只有一个，即clk的上升沿，此含义是，只有在clk的上升沿才..
2021-09-09 13:19:44
1694
原创 异步FIFO（二）
接着讲异步FIFO的设计设计要点解析1、读空信号如何产生？写满信号如何产生？这一点相信大家通过同步FIFO的设计已经能够理解了，这里再重复一遍以加深印象。解决方法：将指针的位宽多定义一位当最高位相同，其余位相同认为是读空当最高位不同，其余位相同认为是写满注意：这里指的是二进制数指针的空满比较判断。举个例子说明：假设要设计深度为 8 的异步FIFO，此时定义读写指针只需要3 位（2^3=8）就够用了，但是我们在设计时将指针的位宽设计成4 位，最高位的作用就是区分是读空还..
2021-08-28 12:28:32
1086
1
原创 异步FIFO（一）
一、FIFO简单讲解FIFO是英文First In First Out的缩写，是一种先进先出的数据缓存器，可分为同步FIFO和异步FIFO，同步FIFO是指读时钟和写时钟为同一个时钟，在时钟沿来临时同时发生读写操作，常常用于交互数据缓冲。异步FIFO是指读写时钟不一致，读写时钟是互相独立的，异步FIFO常用于跨时钟域交互。重要参数 FIFO的深度：通俗地说，就是异步FIFO可以存多少个数据的意思！ FIFO的宽度：上面说FIFO的深度是表示能存放多少数据的概念，那宽度便是每个.
2021-08-27 22:02:03
1984
2
原创 亚稳态与CDC（三）
时钟域以及跨时钟域的概念通俗地讲，时钟域就是时钟的管辖范围（电路中由同一个时钟信号控制的区域），在谁的管辖范围之内的逻辑就由谁来提供时钟。这样一来，跨时钟域就是数据在不同时钟域之间的交互。由于从一个时钟域到另一个时钟域，时钟快慢及相位可能不同，这样就可能导致一系列的问题，典型的问题就是引起亚稳态，更为严重者数据直接丢失。因此要对CDC信号进行处理。跨时钟域的信号处理主要分为两种：1.单bit信号的CDC处理2.多bit信号的CDC处理多bit信号的CDC处理 异步fifo...
2021-08-27 13:40:12
192
原创 亚稳态与CDC（二）
跨时钟域(Clock Domain Conversion）信号的处理一直是FPGA设计中常常遇到的问题，也是面试中常常被问到的一个问题。在这里做个总结，如有错误欢迎指出。跨时钟域的信号处理主要分为两种：1.单bit信号的CDC处理2.多bit信号的CDC处理单bit信号的CDC处理慢时钟域到快时钟域在慢时钟域(clk_b)内的一个脉冲信号，持续一个时钟周期，将其传输到快时钟域(clk_a)内。在快时钟域看来，慢时钟域的脉冲信号是一个很宽的“电平信号”，所以一定能够采
2021-08-25 23:07:30
198
原创 亚稳态与CDC（一）
首先，来看下亚稳态（Metastability）的定义：亚稳态是指触发器无法在某个规定的时间段内到达一个可以确认的状态。亚稳态的具体表现：当一个触发器进入亚稳态引入时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平上。亚稳态的后果：1.如果触发器的恢复能力较强，可以在一个时钟周期之内恢复稳定的输出，但是不能确定是稳定在0上还是1上，而是一个与D端无关的随机值。2.如果触发器的恢复能力较弱，无法在一个时钟周期之内恢复稳定的输出，会在下一个有效的时钟沿时仍处于振荡状态。即
2021-08-25 23:02:39
531
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人