lyqdy-CSDN博客

原创最强大易用的开源MODBUS库-YMODBUS，包含MASTER/SLAVE

无论是MASTER或SLAVE，构建MODBUS应用都极其简单，可通过设置Master为Slave的Player轻松实现MODBUS网关。项目使用C++11编写，支持多线程，可在WINDOWS/LINUX平台下轻松实现各种MODBUS应用。在WINDOWS/LINUX平台下，相比FreeModbus和Libmodbus，ymodbus更易用，功能更强大，且具备工业强度的代码质量。项目源码链接：...

2019-07-21 21:43:05 9265 5

原创 NMAKE编译CTK

NMAKE编译CTK启动编译环境从VC中启动命令行或通过VC提供的批处理启动命令行，以能运行编译环境。如果装了多个VC版本，注意使用想要的VC版本启动安装编译环境。[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-5YlX5Gta-1597631378020)(study/image-20200815174602043.png)]再启动cmaked:\soft\Program Files (x86)\Microsoft Visual tudio\2017\Commun

2020-08-17 10:35:51 407

原创几个VS/QT常见错误解决方法

X86与X64冲突问题1>Qt5Widgetsd.lib(Qt5Widgetsd.dll) : fatal error LNK1112: 模块计算机类型“X86”与目标计算机类型“x64”冲突解决方法在Qt VS Tools里添加正确的版本路径，创建相应的版本。鼠标右击项目，打开属性窗口，选中Qt Project Setttings项目，右边有一个Qt Installation, 这是一个列表，包含了Qt VS Tools里配置的Qt版本列表，选中正确的版本既可。无法运行rc.exe

2020-06-10 15:13:29 1645

原创 ubuntu20.04server下安装hadoop2.8.5

参考Ubuntu下Hadoop安装（全命令行版）安装环境项目名称版本电脑硬件Huwei Matebook X Proi7-8550U 16G 512G操作系统Windows 10家庭中文版虚拟机VMware® Workstation 15 Pro15.0.0 build-10134415运行系统ubuntu 20.04 server20.04 amd64Java虚拟机OpenJDK1.8.0_252-8u252-b09H

2020-06-07 17:32:49 3655 1

原创 QtScxml学习笔记-数据模型的理解

dataModel状态机的数据模型，决定状态机可以配置什么样的数据，可以使用哪些与数据有关的表达式和元素。数据模型提供了状态机存储、读取和修改内部数据集的能力。特定的数据模型定义了一组表达式，表达式用于引用到数据模型的位置、计算值或给数据模型赋值，也可产生布尔条件。另外，数据集也包含了一组系统变量，这些系统变量由处理器自动持有。<datamodel> <data id="mydata"/></datamodel>标准附录描述了二种数据模型：空数据模型

2020-05-25 17:13:25 2025

原创深入了解QtCreator的实用功能

重构代码在源代码中搜索、重命名、重排代码格式是原生支持的功能。在代码中右键弹出的菜单中，有一个Refactor菜单项，根据当前光标位置不同的代码元素，具有相应的重构子菜单，可以很方便地完成很多以前需要手工完成的工作，非常的强大和方便。常用的功能包括：在子类中插入父类的虚函数为成员变量添加getter/setter函数添加大括号分离变量定义分离if的条件语句交换二元操作的操作数转换字符串类型将字符串字面量增加翻译家为属性定义增加方法和变量将类方法

2020-05-21 15:59:06 2292 1

原创 STM32库USART_ITConfig的坑

USART_ITConfig只能使用一个中断标志！看看中断参数的定义：#define USART_IT_PE ((uint16_t)0x0028)#define USART_IT_TXE ((uint16_t)0x0727)#define USART_IT_TC ...

2018-05-19 16:27:41 12604 1

原创 STM32F系列USART的IDLE中断要注意了

只是调用USART_ClearITPendingBit之类的方法是清除不了中断标志的，必须必须在调用USART_GetITStatus之后调用USART_ReceiveData，因为IDLE被搞成了一个帧，而不是一个事件，这个帧不读掉是清除不了了中断标志的，这个真的很坑啊。...

2018-05-12 22:11:31 14869 7

原创 QPC的事件池可怕问题

QF_EQUEUE_CTR_SIZE缺省是1字节，如果配置的AO事件池大于254个（255个也不行！），就会出现可怕的现象！要么重新定义QF_EQUEUE_CTR_SIZE，要么小于等于254！

2018-05-12 22:09:00 583

原创为SDK2018的FreeRTOS10增加静态内存分配和StreamBuffer的支持

在安装目录下找到目录：SDK\2018.1\data\embeddedsw\ThirdParty\bsp\freertos10_xilinx_v1_0\data 然后通过两个步骤来完成配置项的增加。 (1) 编辑文件freertos10_xilinx.mld，为配置界面增加项目用文本编辑器打开freertos10_xilinx.mld文件，通过手动编辑文件添加配置项如想添加FreeRTOS的con...

2018-04-14 16:55:18 1757

原创 XILNIXSDK2018为FreeRTOS增加配置项的方法

在安装目录下找到目录：SDK\2018.1\data\embeddedsw\ThirdParty\bsp\freertos10_xilinx_v1_0\data 然后通过两个步骤来完成配置项的增加。 (1) 编辑文件freertos10_xilinx.mld，为配置界面增加项目用文本编辑器打开freertos10_xilinx.mld文件，通过手动编辑文件添加配置项如想添加FreeRTOS的con...

2018-04-14 16:23:06 8198

原创一种用verilog生成任意位二进制转BCD码的方法

////filename: bin2bcd.v//author: lyq//Date: 2016.3.12 11:36//// 二进制转BCD算法（左移加3）// ┌───┬───┬───┬───┬───┬───┬───┬───┬───┬───┬───┬───┬───┬───┬───┬───┬───┬───┬───┬───┬───┬───┬───┬───┬───┬

2016-03-13 15:10:33 3376 1

原创 VERILOG实现四位七段数码管显示

////filename: dyp.v//author: lyq//Date: 2016.3.2 9:36////Lattice XP2-17 DEMO BOARD//4位七段带小数点数码管显示控制模块////clk: 50M//d1~d4, d[7]-dp, d[6:0]-ASCII or digit//sel[3:0]: 位选//seg[7:0]: 段码 a~g, dp

2016-03-02 09:50:48 51772 5

lyqdy的博客