lizn1039376965的博客

接口简单,简单的数据流接口，采用fifo缓存，无需ddr缓存，支持双线性插值缩放，最邻近插值缩放等算法。采用xilinx fpga实现，支持修改为其他厂家的FPGA实现。 该FPGA缩放算法实现延迟很低，最多只有4行延迟 ，可进行缩小，也可进行放大。

串口通行verilog程序 quartusii9.1

nand flash coontroller 程序verilog，适合大家参考设计

基于FPGA的led8*8点阵滚动显示，在quartueII 8.1平台下，一通过编译，板上仿真。