- 博客(26)
- 资源 (8)
- 收藏
- 关注
RSS订阅原创 基于ZYNQ7020芯片（黑金开发板AX7020）之AXI-FULL DDR的PL与PS交互操作。
在该工程中我们使用了PS端的串口接收功能，PS端串口接收和发送分别有一个64字节的FIFO，但是因为串口接收阈值设置为16，所以固定接收16个字节数据后才会发生中断。此测试工程得到以前知识的总结和各大网友的支持，只希望可以为学习的你更进一步，大家一起学习才是真的开心。加油，国产芯片之路。
2023-12-16 12:29:10
1463
原创 【无标题】ZYNQ SOC-内核源代码编译生成日期格式化的处理
kernel系统启动时就可以打印自己想要的格式了AA2_Release_date。
2023-09-09 10:50:01
284
原创 XILINX ZYNQ MPSOC ZU2CG ARM64 的多核启动流程分析
目前比较主流的多核启动方式是 PSCI，一般正式的产品都有 ATF。通过 PSCI 可以实现 CPU 的开启关闭以及挂起等操作。在实际的移植工作过程中，如果有带有 ATF 的 bootloader， 那多核移植就相对容易很多，如果没有的话，也可以采用 spin_table 的方式来启动多核。加油，多学习，知已知彼。
2023-06-11 17:06:13
712
原创 【无标题】关于ARM64无法 VFS: Unable to mount root fs on unknown-block(179,2)第二个分区总是无法MOUNT的问题
我们在开发ARM64的芯片组，比如XILINX ZYNQ ZCU111或是其它。会遇到第二个分区总是无法MOUNT的问题，但是又有设备节点。
2023-05-28 09:59:31
548
原创 在ZYNQ上实现，vivado2018与modelsim的联合仿真
我们开发FPGA程序，首先从思路上要跳出嵌入式的思维，它是一个RTL的多并发的硬件，所以不能用简单的LED或是串口来调试。必须要认认真真一丝不苟的做好仿真的学习和使用。仿真有两种：1.VIVADO自带的仿真。2.MODELSIM联合VIVADO仿真。接下来，由我给大家作一下XILINX VIVADO与Modelsim的仿真练习：**
2023-02-12 10:58:39
694
原创 ZYNQ7020文件系统定制设计
遇到此问题执行：sudo apt-get install --no-install-recommends xserver-xorg-core xserver-xorg-input-all xserver-xorg-video-fbdev 此命令。（文件系统用的Koheron提供的ubuntu16.04，将镜像文件解压后可以直接使用文件系统）关于文件系统，自己在做阿里巴巴项目中应用比较多，难度3颗星，主要还是要清楚ZYNQ的异构方式，可以下ARM版本或是ARM64的，ZYNQ是ARM版本。
2023-02-02 08:45:57
440
原创 RTL是什么，Verilog的语法能不能看我的这一篇大致知道。
Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。Verilog HDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。
2023-01-11 17:04:52
16834
3
原创 嵌入式--所有电机控制的FOC的总结2
SVPWM的主要思想是以三相对称正弦波电压供电时三相对称电动机定子磁链圆为参考标准，通过三相逆变器的不同开关模式对应的不同空间矢量的相互作用，使之合成实际的磁链矢量，并使合成的实际磁链矢量终点的运动轨迹近似的逼近其理想的磁链圆，从而带动电机转动，如下图所示。每个扇区分别对应两个基本矢量和一个零矢量，通过三相逆变器的不同开关状态来产成相应的PWM波形，通过三相PWM导通的不同顺序所产生的高低电平持续时间，来表示对应的不同的空间矢量，如上图所示。再定义，若U1>0 ，则 A=1，否则 A=0；
2022-10-25 17:33:54
1057
原创 芯片设计产业链的一些理解
1、晶圆厂foundry专门从事半导体晶圆制造生产，接受其他无晶圆厂设计公司委托，制造芯片，是整个微电子行业的基础。如TSMC（台积电）、global foundry、UMC、中芯等。2、无晶圆设计公司fablessFabrication less的组合 是指没有制造业务，只专注于芯片设计的公司，如博通、高通、英伟达、AMD、华为海思、紫光等。3、EDA软件公司自动化软件生产厂商，为集成电路设计提供软件支持。大部分被EDA三大巨头垄断，国内的厂商为华大九天。4、设计服务公司design serv
2022-10-18 15:26:57
826
原创 ZYNQ 7020 FIFO讲解。
根据 FIFO 工作的时钟域，可以将 FIFO 分为同步 FIFO 和异步 FIFO。同步 FIFO 是指读时钟和写时钟为同一个时钟，在时钟沿来临时同时发生读写操作。异步 FIFO 是指读写时钟不一致，读写时钟是互相独立的。Xilinx 的 FIFO IP 核可以被配置为同步 FIFO 或异步 FIFO，其信号框图如下图所示。从图中可以了解到，当被配置为同步 FIFO 时，只使用 wr_clk,所有的输入输出信号都同步于 wr_clk 信号。
2022-10-11 09:10:44
1418
原创 赖大师新文章 ：Xilinx 开箱-KV260相机,两个小时轻松搞定，文章不能用我坐飞机过去帮你调哈。
Xilinx 开箱-KV260+相机
2022-06-19 14:40:21
1249
11
原创 verilog定义一个１Khz的闪灯程序
每一个always都会有一个end,同时也定义了启动条件，比如posedge clk50m（posedge 表示THR的上升沿到来时）///landy(mark_debug = “true”) reg [31:0] cnt; //定义一个计数器计时localparam F_K_1 = 50_000;reg [15:0] cnt_1k;(mark_debug = “true”)reg clk_1khz;always@(posedge clk50m)beginif(rs
2021-10-22 15:14:02
239
原创 XILINX ZYNQ MPSOC LINUX架构搭建系统升级程序（zu3eg)
经过几番改写，做了以下升级程序：#!/bin/shif [ ! -n “$1” ] || [ ! -n “$2” ];thenecho “usage:”echo " the first args is the file name (eg:rootfs_v0.1.tar.gz)"echo " the second args is the ip address of server(192.168.6.101)"echo " for example: ./upsys.sh rootfs_v0.1.ta
2021-10-22 15:09:56
1555
xilinx zu3eg KV260源码及环境 ，使用请看我的CSDN博客。 系统密码及账号：petalinux
2022-06-19
verilog2001.uew
2021-10-06
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人