- 博客(15)
- 资源 (6)
- 收藏
- 关注
RSS订阅原创 shell之devmem、awk、log10操作
有时为了方便，直接在shell脚本中读取寄存器数值并做运算输出最终结果，如下是自己整理的有关devmem、awk、log10操作
2023-05-06 10:01:15
212
转载 Linux常用命令
linux目录架构 / 根目录 /bin 常用的命令 binary file 的目錄 /boot 存放系统启动时必须读取的档案，包括核心 (kernel) 在内 /boot/grub/menu.lst GRUB设置 /boot/vmlinuz 内核 /boot/initrd 核心解壓縮所需 RAM Disk /dev 系统周边设备 /etc 系统相关设定文件 /etc/DIR_C...
2018-08-27 18:14:31
188
转载 visual studio 2015 key vs2015密钥
Visual Studio Professional 2015简体中文版（专业版） KEY：HMGNV-WCYXV-X7G9W-YCX63-B98R2 Visual Studio Enterprise 2015简体中文版（企业版） KEY：HM6NR-QXX7C-DFW2Y-8B82K-WTYJV
2018-04-26 14:36:08
676
原创 固件远程更新之STARTUPE2原语（fpga控制flash）
有的项目需要远程更新固件，更新完成后断电、重启即可。那远程更新是如何实现的呢？用的最多的应该是以太网或者自定义的局域网为主，当然还可以使用pcie、串口之类的，像xilinx还有golden image，以防止远程更新失败启动不起来，它主要是flash存有两个启动文件，正常情况下启动默认的，当默认的被损坏，就从备用的启动。本文章主要讲解的是STARTUPE2原语，这和远程更新有什么关系呢？请接着向...
2018-03-07 15:02:43
10918
9
原创 zynq之gpio讲解
1.gpio有MIO、EMIO、AXI GPIO之分（不太准确的说），MIO直接与PS相连；EMIO是PS通过扩展PL侧的IO进行控制的，使用时需要.ucf进行约束，共64个，在PL侧可以任意分配，但数量有限制；AXI GPIO是通过AXI总线进行控制的PL侧的gpio，数量没有限制（只要引脚可用即可）。...
2018-03-04 16:14:42
1095
转载 Linux 内核list_head container_of
在Linux内核中，提供了一个用来创建双向循环链表的结构 list_head。虽然linux内核是用C语言写的，但是list_head的引入，使得内核数据结构也可以拥有面向对象的特性，通过使用操作list_head 的通用接口很容易实现代码的重用，有点类似于C++的继承机制（希望有机会写篇文章研究一下C语言的面向对象机制）。下面就是kernel中的list_head结构定义：struct li
2016-02-25 09:12:02
387
原创 pcie干货系列之-TLP’s size/TLP fail/4K boundary/requs
1.The TLP’s size limits are set at the peripheral’s configuration stage, but typical numbers are a maximum of 128, 256 or 512 bytes per TLP,注意pcie的tlp的帧头格式是按照DW为单位的。所以字节都要换算成双字（32bit），即[MSB:2],再根据[1
2016-02-20 14:49:33
3086
1
转载 以太网，IP,TCP,UDP数据包分析
1、ISO开放系统有以下几层：7应用层6表示层5会话层4传输层3网络层2数据链路层1物理层2、TCP/IP 网络协议栈分为应用层（Application）、
2016-02-16 11:12:34
728
3
原创 xilinx千兆以太网与万兆以太网IP接口
说明：对于IP核输出数据的解析最好的工具就是其自带的仿真文件，里面既将接收的数据进行了解析，又将发送给IP核的数据进行了封装，这对于了解数据结构和协议是十分有帮助的，以太网如此，pcie、ram、fifo等其它IP也如此，我们只需将ip自带的仿真文件改为我们自己的逻辑即可，接口连接并不变。1.对于千兆以太网的IP核接口，无需过多说明，因输出的数据是8bit，且根据valid、last、
2016-02-15 16:43:08
16352
1
原创 MII、GMII、RMII、SGMII、XGMII、XAUI、Interlaken
首先要明白MII、GMII、RMII、SGMII、XGMII、XAUI、Interlaken接口的实质是：MAC层与PHY层的数据交换接口，只是其运用方式或速率不同，固其名字也不同。OSI七层模型如下：MII：标准接口，“介质无关”表明在不对MAC硬件重新设计或替换的情况下，任何类型的PHY设备都可以正常工作，即MII总线是一种将不同类型的PHY与相同网络控制器（MAC）相连接
2016-02-15 13:10:35
13984
转载 时序约束之相关概念
时序分析时FPGA设计中永恒的话题，也是FPGA开发人员设计进阶的必由之路。慢慢来，先介绍时序分析中的一些基本概念。1. 时钟相关时钟的时序特性主要分为抖动（Jitter）、偏移（Skew）、占空比失真（Duty Cycle Distortion）3点。对于低速设计，基本不用考虑这些特征；对于高速设计，由于时钟本身的原因造成的时序问题很普遍，因此必须关注。1. 时钟抖动 (cl
2016-02-03 11:26:03
654
原创 `define、parameter、localparam区别
localparam：其作用范围为module内部，它定义的常量不能被修改。最常用的地方就是用于定义状态机的状态编码。parameter：参数代表的是常数，不可以被赋值，即不能成为左值，但是每个参数值可以在module实例化的编译阶段被重新赋值或保持原始的赋值。通过模块实例化调用参数赋值或使用defparam语句可以改变参数值，这个过程叫做改写（覆盖）参数。`define ：属于Ver
2016-02-02 15:44:55
819
原创 FPGA组合逻辑之注意项
always @(*)begin if(recie_tlp_fifo_ren & recie_tlp_fifo_rdata[TLP_SOP])begin if({recie_tlp_fifo_rdata[TLP_FMT_1D +:2],recie_tlp_fifo_rdata[TLP_TYPE_1D+:5]}==MWR_3DW)
2016-01-29 18:30:55
959
XILINX FPGA Verilog编程大全 很好的例程
2017-09-19
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人