自定义博客皮肤VIP专享

*博客头图：

格式为PNG、JPG，宽度*高度大于1920*100像素，不超过2MB，主视觉建议放在右侧，请参照线上博客头图

请上传大于1920*100像素的图片！

博客底图：

图片格式为PNG、JPG，不超过1MB，可上下左右平铺至整个背景

栏目图：

图片格式为PNG、JPG，图片宽度*高度为300*38像素，不超过0.5MB

主标题颜色：

RGB颜色，例如：#AFAFAF

Hover：

RGB颜色，例如：#AFAFAF

副标题颜色：

RGB颜色，例如：#AFAFAF

预览 取消 提交

自定义博客皮肤

-+
上一步保存

gg15csdn的博客

  • 博客(2)
  • 收藏
  • 关注
排序：
按最后发布时间
按访问量
RSS订阅

原创 FPGA初步-Verilog的乘法器

下面的代码是在论坛上参考了其他网友的程序，加上自己的理解 module mux16( clk,rst_n, start,ain,bin,yout,done ); input clk; //芯片的时钟信号。 input rst_n; //低电平复位、清零信号。定义为0表示芯片复位；定义为1表示复位信号无效。 input start;  //芯片使能信号。定义为0表示

2015-09-24 08:37:47 9155 3

原创 FPGA小白的第一篇博客

今天是2015年9月22日，我得记住这一天，从今天开始，笔者正式开始FPGA的板级学习，希望早日成为熟练的设计开发者

2015-09-22 09:41:26 411

空空如也

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章？
取消 删除