- 博客(2)
- 资源 (1)
- 收藏
- 关注
RSS订阅原创 PDS软件时序分析篇
如果是异步时钟约束，看综合阶段的关键路径Launch Clock和Capture Clock一不一样就行了，一样暂且不用管，不一样的话，需要进行处理，要么直接约set_clock_groups，如果有异步fifo，则异步fifo路径约set_max_delay -datapathonly，同时对时钟约束set_max_delay clk1 to clk2 100。上述时序约束，Create_clock用来说明程序设计中时钟的频率，一般对管脚进来的时钟进行约束，如果不约束的话，默认为1Mhz。
2023-03-30 15:14:01
538
原创 什么是 FPGA
什么是 FPGA什么是FPGA，FPGA与MCU的区别是什么？以你每天的晚餐为例，MCU就像一个能力非常强的超人，它一个人就能很好的完成的任务，比如买菜、洗菜、切菜、做饭。而FPGA则像很多普通人的一个集合，买菜由配菜员负责，洗菜由洗菜工负责，切菜由切菜工负责，做饭由大厨师负责。虽然结果都是你按时享受到了丰盛的晚餐，但MCU和FPGA的处理方法确有不同。MCU简介上图为MCU的简略架构，它将ROM、RAM、CPU、I/O集合在同一个芯片中，为不同的应用场合做不同组合控制。CPU最显著的特征便
2023-02-08 18:03:30
166
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人