fzhykx-CSDN博客

转载 VIVADO常用设置综合属性

https://blog.csdn.net/FPGADesigner/article/details/82083829

2019-04-03 10:25:39 3823

原创基于LVDS电平标准的Cameralink传输（）

一.应用情景概述在以往的Cameralink相机采集中，通常会有协议解码芯片，但如今，在不使用解码芯片的情况下，直接由相机直接用Cameralink标准协议过LVDS直接把数据传输至FPGA。二.协议介绍一根时钟线，其余四根为数据线。均采用差分方式LVDS标准输出至FPGA。时钟频率固定为25MHZ并不是（175MHZ），每7个数据共用一个时钟...

2018-12-04 16:04:38 9508 16

转载 DDR3详解（转）

一.DDR3简介 DDR3的内部是一个存储阵列，将数据“填”进去，你可以它想象成一张表格。和表格的检索原理一样，先指定一个行（Row），再指定一个列（Column），我们就可以准确地找到所需要的单元格，这就是内存芯片寻址的基本原理。对于内存，这个单元格可称为存储单元,那么这个表格（存储阵列）就是逻辑 Bank（Logical Bank，下面简称Bank）。 D...

2018-12-04 16:01:55 19761 1

原创 Xilinx FPGA资源

一。可配置逻辑块 7系列：1 * CLB = 2 * Slice = 1 * Slice_L + 1 * Slice_M = 2 * Slice_LSLICE_M：包括两个附加功能 A）组成分布式RAMB）移位高达32位的数据1Slice = 4 *（6输入2输出LUT）+ 8 * FF +多路复用器+所属电路的进位逻辑二，逻辑单元1.含义：是Xili...

2018-10-24 21:44:35 3529

原创基于FPGA的高通滤波算法实现

一.算法原理计算公式：H（2,2）= f(2,2) - 1/9*滑框均值 + 100假设一幅图大小为302 * 302 * 8 bit 那么在3*3的模板滤波次数就为（302-3+1）*（302-3+1）= 300*300二.在FPGA中的原理1.原理介绍图像输入以CameraLink协议为例，向FPGA输入300*300的图像，由于需要将图像的首行首列...

2018-09-01 13:49:05 3433

转载 Zynq学习_____以太网三部曲（二）LWip_初始化过程

首先应该看下源码包中的doc/rawapi.txt，这篇文档中介绍了初始化流程。初始化过程的前半部分主要针对lwip的内存管理和各个协议层，在src/core/init.c中有一个lwip_init()函数已经为我们做好了，直接调用即可；初始化过程的后半部分初始化网络接口，依次调用以下函数：netif_add（如果有多个接口则需多次调用）netif_s...

2018-07-19 15:39:02 8809 3

转载 Zynq学习_____以太网三部曲（二）LWip_UDP API函数

1、udp_new()该函数用于建立一个用于UDP通信的UDP控制块（pcb)，但是这个pcb并没有被激活，除非该pcb已经被绑定到一个本地地址上或者连接到一个固定地址的远程主机。在定义一个udp_pcb控制块后该函数应该首先被调用，以建立该控制块的连接标志功能建立一个用于UDP通信的UDP控制块（pcb) 原型 s...

2018-07-18 16:35:30 5848

原创 Zynq学习_____以太网三部曲（一）理论篇

博主做了一学习以太网方面的调研，认为学习以太网不是简单看看百度或者看看博客就可以上手写代码的。首先要对以太网体系架构有一定的了解，其次在了解基本知识的基础上还需要了解以太网的驱动程序，最后才是在应用层做一些收发的应用。不太喜欢把这种知识写的和教材一样，喜欢写成通俗易懂的大白话。陆陆续续会更新后两篇驱动程序讲解篇和程序实例篇，开发平台为了方便使用的是赛灵思公司的ZedBoar...

2018-07-13 11:08:25 13494 2

PCIE_ISE_学习笔记我也是刚学习摸索赛灵思的IP核怎么与理论对应上，也有很多不足之处，欢迎大家与我交流一. PCIE概述首先需要定位的是什么时候需要用到 PCIe 的问题。(PCIe 是什么这里就不做介绍了，不然冗长的像写论文了。 )翻开电脑（台式机），主板上可以清晰的看到常用的接口，能和外面连接的插槽主要有：USB、 Ethernet、 PCIe、PCI、 SATA/PATA、 Audi...

2018-07-10 08:50:50 12535 1

原创 FPGA构造IIC时序——switch1848为例

一.对IIC的时序理解 IIC接口是一种总线结构，只能有一个主控器件，挂在IIC的两根线上其余都为从器件。主控，发送数据和接收数据都由主器件控制。主控器件要遵从标准的IIC时序和从器件的芯片手册时序。标准的IIC时序的工作流程为：首先要发送数据，需要发送一个开始位，然后传送八位数据，从机在第九个时钟会回复一个应答信号主机可以选择继续发送数据和拉一个停止位。这是标准的IIC...

2018-07-10 08:50:28 3327 1

原创 Xilinx DDR IP详解与时序分析

DDR3：使用流程一. 配置过程1>首先找到IP核2>选择兼容的片子，这个ddr兼容K7系列的三个片子3>选择ddr34>配置工作时钟部分配置时钟前我们先了解一下ddr3的ip核的时钟关系,如下图，共三个时钟。Ip核心的工作时钟和参考时钟，必须直接连在电路板上，不可由IP核分频得到。IP核的工作时钟常用频率：50M/200M(不必再选参考时钟)①：通过周期...

2018-07-10 08:49:40 23878 10

原创 Zynq篇——uart中断

中断处理函数映射说法是否正确不敢保证，意思就是将中断处理函数的地址与参数放入中断向量表中（_vector_table）中。早期运用的arm芯片规模较小，在芯片上直接有uart的中断服务函数地址寄存器，直接将中断服务函数的地址写入寄存器就搞定了。然后zynq似乎比较复杂，中断也比较。在zynq中有个Scu（snoop control unit窥探控制单元，也是arm所有的）专门控制中...

2018-06-30 10:42:24 8688 2

原创 FPGA构造spi时序——AD7176为例

项目中用到了一种常见的低速接口（spi），于是整理了一下关于spi相关的知识，与AD采样的芯片7176通信的协议为spi一.对spi协议的理解spi扫盲除了供电、接地两个模拟连接以外，SPI总线定义四组数字信号： - 接口时钟SCLK（Serial Clock，也叫SCK、CLK），master输出至slave的通讯时钟。 - MOSI（ Master Output S...

2018-06-26 10:53:43 5402 1

原创 Xilinx Srio详解&IP核使用

一.简介RapidIO是由Motorola和Mercury等公司率先倡导的一种高性能、低引脚数、基于数据包交换的互连体系结构，是为满足和未来高性能嵌入式系统需求而设计的一种开放式互连技术标准。RapidIO主要应用于嵌入式系统内部互连，支持芯片到芯片、板到板间的通讯，可作为嵌入式设备的背板（Backplane）连接。RapidIO协议由逻辑层、传输层和物理层构成。逻辑层定义了所有协议和包格式。...

2018-06-26 10:53:05 38535 10

原创 FPGA访问SRAM

Abstract　　本实验实现了对SRAM每一个地址进行遍历读/写操作，然后对比读写前后的数据是否一致，最后通过一个LED灯的亮灭进行指示；Introduction　　DE2-115上用的SRAM是IS61WV102416BL(1Mx16 High-Speed Asynchronous CMOS Static RAM With 3.3V Supply) 　　　　　　　　我们把SRAM_CE,SRA...

2018-06-22 15:55:48 5997 4

原创 FPGA资源类型简介

结合Xilinx、Altera 等公司的FPGA 芯片，简要罗列一下FPGA 内部的资源或专用模块，并简要说明这些资源的一些作用或用途。（至少列出5 项，越多越好）1．可编程输入输出单元（IOB）可编程输入/输出单元简称I/O 单元，是芯片与外界电路的接口部分，完成不同电气特性下对输入/输出信号的驱动与匹配要求，其示意结构如图1-2 所示。PGA 内的I/O 按组分类，每组都能够独立地...

2018-06-21 10:25:34 6967

翻译静态时序分析（二）：赛灵思时钟约束基本概念

虽然sdc大大小小有上百条命令，但实际常用的其实就那么10几条。今天我们来介绍下与时钟相关的命令。主要有以下命令：create_clockcreate_generated_clockset_clock_uncertaintyset_clock_groups任何sdc首先定义的都是时钟，对于一个同步电路而言，缓存器和缓存器之间的路径延迟时间必须小于一个Clock 周期（Period），也就是说，当我...

2018-05-05 15:10:08 3237

转载静态时序分析（一）：基本概念

时序分析时FPGA设计中永恒的话题，也是FPGA开发人员设计进阶的必由之路。慢慢来，先介绍时序分析中的一些基本概念。1. 时钟相关时钟的时序特性主要分为抖动（Jitter）、偏移（Skew）、占空比失真（Duty Cycle Distortion）3点。对于低速设计，基本不用考虑这些特征；对于高速设计，由于时钟本身的原因造成的时序问题很普遍，因此必须关注。1. 时钟抖动 (clock jitter...

2018-05-02 21:06:14 19334 2

原创几种触发器的Verliog语言描述

1.D触发器：module D_flip_flop( input [1:0] d, input clk, output reg[1:0] q, output reg[1:0] qb ); always @(posedge clk) //时钟上升沿触发D触发器 begin q&...

2018-05-02 17:54:05 4522 2

原创 AXI总线协议时序

由于ZYNQ架构和常用接口IP核经常出现 AXI协议，赛灵思的协议手册讲解时序比较分散。所以笔者收藏AXI协议的几种时序，方便编程。1>AXI_LITE协议：（ 1）读地址通道，包含ARVALID, ARADDR, ARREADY信号；（ 2）读数据通道，包含RVALID, RDATA, RREADY, RRESP信号；（ 3）写地址通道，包含AWVALID， AWADD...

2018-04-13 21:18:23 13024 3

翻译 PCI总线协议（一）

一.组成架构PCI的拓扑结构如图1-1，各设备的作用如下：1>HOST主桥：隔离处理系统的存储器域与处理器系统总线的PCI域，管理PCI总线域，完成处理器与PCI设备之间的地址转换。2>PCI总线：处理器系统中，含有PCI总线和PCI总线树两种概念，PCI总线由HOST主桥或者PCI桥管理用来连接各类设备。3>PCI设备：声卡，网卡。分为三类：PCI主设备，PCI从设备，桥设备，...

2018-03-27 21:36:50 14022 1

转载 AXI4、AXI4-Lite、AXI-Stream总线协议的简单认识

AXI4、AXI4-Lite、AXI-Stream总线协议的简单认识(一)AXI总线是什么？ AXI是ARM 1996年提出的微控制器总线家族AMBA中的一部分。AXI的第一个版本出现在AMBA3.0，发布于2003年。当前的最新的版本发布于2010年。 AXI4：主要面向高性能地址映射通信的需求； AXI4-Lite：是一个简单地吞吐量地址映射性通信总线； AXI4-St...

2018-03-23 21:49:51 1541

原创 OpenCv基本滤波算法小结

一.分类与作用a>线性滤波:1.方框滤波：模糊图像2.均值滤波：模糊图像3.高斯滤波：信号的平滑处理，去除符合正太分布的噪声b>非线性滤波1.中值滤波：去除椒盐噪声2.双边滤波：保边去噪二.OpenCv中的函数调用1.方框滤波：API：void boxFilter(源图像,目的图像,int 输出图像的深度,Size 邻域算子的大小,Point 锚点,bool 归一化标志,int 边界模...

2018-03-13 21:27:06 4525 1

原创 OpenCv学习篇——图像方框滤波算法

一.方框滤波作用图像平滑(smoothing)也称为图像模糊(blurring),是一种在图像处理中使用频率很高的操作，进行图像平滑的操作原因有很多，在这里重点介绍使用平滑操作降低图片噪声。因为在图像中，噪声的能量大都集中在幅度谱的低频和中频部分，而在较高的频段，一些重要的细节信息往往被噪声淹没。在一幅图像中，所谓的高频部分是指图像中像素值落差很大的部分，而低频则是指像素值与旁边的像素值相...

2018-03-13 20:42:18 1240

转载 OpenCv学习篇——图像高斯滤波算法

本文主要介绍了高斯滤波器的原理及其实现过程转载：https://www.cnblogs.com/wangguchangqing/p/6407717.html高斯滤波器是一种线性滤波器，能够有效的抑制噪声，平滑图像。其作用原理和均值滤波器类似，都是取滤波器窗口内的像素的均值作为输出。其窗口模板的系数和均值滤波器不同，均值滤波器的模板系数都是相同的为1；而高斯滤波器的模板系数，则随着距离模板中心的增大...

2018-03-12 21:07:33 10055 1

翻译 OpenCv学习篇——图像双边滤波算法

一.算法产生缘由双边滤波（Bilateral filter）是一种非线性的滤波方法，是结合图像的空间邻近度和像素值相似度的一种折衷处理，同时考虑空域信息和灰度相似性，达到保边去噪的目的。均值滤波、中值滤波和高斯滤波，都属于各向同性滤波，它们对待噪声和图像的边缘信息都采取一样的态度，结果，噪声被磨平的同时，图像中具有重要地位的边缘、纹理和细节也同时被抹平了，这是我们所不希望看到的。具有简单...

2018-03-12 19:01:01 2578

翻译 OpenCv学习篇——图像均值滤波算法

一.算法原理值滤波是典型的线性滤波算法，它是指在图像上对目标像素给一个模板，该模板包括了其周围的临近像素（以目标像素为中心的周围8个像素，构成一个滤波模板，即去掉目标像素本身），再用模板中的全体像素的平均值来代替原来像素值。二.源代码#include <opencv2\highgui\highgui.hpp>#include <opencv2\core\core.hpp&...

2018-03-10 15:06:43 2442

原创 FPGA给DSP6678复位

一.复位时序图二.信号线间隔时间间隔时间依次为 10ms三.复位源码`timescale 1ns / 1ps//////////////////////////////////////////////////////////////////////////////////// Company: // Engineer: fengzihao// // Create Date: 2018/01/13 ...

2018-03-08 21:16:25 3230 2

翻译 OpenCv学习篇——图像中值滤波算法

一.算法原理简单的说：以一个3*3的模板划过一幅图像，以像素1到像素9的中位数代替像素5的值。这种滤波的比较适合椒盐噪声这种情况。因为椒盐的值无非是0或255.二.需要知道的几个知识点1.希尔排序法：由于要找到9个数中的中位数，所以需要将9个像素进行排序，当然简单的插入排序法也可以进行排序，这里介绍一种希尔排序法。http://www.iqiyi.com/v_19rrhzyejc.html 这是当...

2018-03-08 16:37:00 8849 2

翻译 OpenCv学习篇——图像阈值化算法

一.阈值化算法定义所谓二值化简单一点讲，就是将图像划分成黑和白，通过设定一个标准如果大于这个标准就设为白，如果小于这个标准，就设为黑，而这个标准，就叫做阈值。二.算法原理1.RGB图像转灰度图像原理：RGB图像是有3个通道，也就是一个3维的矩阵，而灰度图，大家都知道只有一个通道，那么如何将一个3通道的事物转为1通道的事物呢？其实这其中是有一个转换公式的：Gray = R*0.299 + G*0....

2018-03-08 16:31:55 3984

fzhykx的博客