自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(10)
  • 收藏
  • 关注

原创 QuartusII程序固化,超内存大小解决办法

QuartusII程序固化可使FPGA从外部Flash中引导程序,实现掉电不丢失信息。1.程序正确编译后,点击File–convert programming file2.配置文件和外部FLASH器件选择需要的固化文件类型,这里使用.pof文件;根据需求选择Flash芯片。点击Add file加载需要固化的程序文件(.sof)。也可修改生成的文件名,默认为output_file.pof。3.生成可固化的程序文件。若直接点击generate,可能会出现下图错误 size of file(s) in

2020-05-19 14:13:55 2389

原创 基于VHDL的QuartusII和Modelsim联合仿真

前期正常建立Quartus工程这里不再赘述,主要讲在Quartus中调用Modelsim的设置过程1.编写待测工程程序,并编译通过2.生成testbench模板。在生成模板前必须先编译第一步中的待测文件,否则会产生错误点击processing–start–start Test Bench Template Writer,若成功则生成一个testbench文件模板,路径在信息窗口中给出。...

2020-04-16 22:45:17 2384 2

原创 HDLBits Verilog编程题139 Mealy状态机时序检测设计

Mearly状态机时序检测设计139.Exams/ece241 2013 q8(Q8:Design a Mealy FSM)原题:Implement a Mealy-type finite state machine that recognizes the sequence “101” on an input signal named x. Your FSM should have an ou...

2020-04-08 13:38:28 957 1

原创 HDLBits Verilog编程题136\137 串行数据接收状态机

串行数据接收状态机136:串行数据接收Serial receiver and datapath(fsm_serialdata)137:奇校验串行数据接收Serial receiver with parity checking(Fsm serialdp)前一道题(135.Serial receiver),不用记录数据,只输出接收完成标志done,只要把136中数据存储输出部分删除即可,因此这里不再...

2020-03-27 22:02:28 755

原创 HDLBits Verilog编程题134 PS/2数据传输状态机

PS/2 packet parser and datatpath当输入数据的in[7:0]的bit[3]=1时,开始接收数据;一次接收3字节的数据,存入输出out_bytes[23:0],并使能接收完成done=1。状态转换图说明:现态state_c=Done时,若接收数据的bit[3]=1,则接收下一次的3字节数;若bit[3]=0则重新接收数据。module top_module(...

2020-03-26 17:40:40 277

原创 HDLBits Verilog编程题128-131 Lemmings系列游戏状态机

HDLBits Lemmings系列游戏状态机Lemmings1Lemmings2Lemmings3Lemmings4为直观易于理解,状态机采用三段式写法,每个转移条件单独给出。输出需使用逻辑电路, 使用时序电路会比参考波形晚一个时钟周期。注意:在设计状态机时需要充分考虑转换条件和优先级问题。Lemmings1当前进方向发生碰撞时调转方向Lemmings1 状态转换图此题较为简单直接...

2020-03-26 00:21:12 545

原创 HDLBits Verilog编程题127 存水放水状态机

HDLBits 存水放水状态机-Exams/ece241 2013 q4状态转换

2020-03-25 12:48:25 974 1

原创 HDLBits Verilog编程题106 12小时制时钟

HDLBits中的12-hour clock count clock 12小时制编程题原题链接: https://hdlbits.01xz.net/wiki/Count_clock.实现一个12小时制的时钟,reset:同步复位,高电平有效;ena:使能计时;pm:指示上午下午;hh(小时)mm(分钟)ss(秒) 均使用BCD码编码(8bit),因此不能简单的加1,这里分高4位和低4位分别操...

2020-03-18 21:47:25 543

原创 基于正点原子战舰V3的LwIP1.4.1移植过程

原正点原子的移植教程基于之前的内存管理,且在处理LwIP定时事件时没有使用1.4.1版本中自带的处理函数sys_check_timeouts(),本文在正点原子的DM9000驱动程序下修改了一些移植过程,记录流程以备以后查看使用。一、工程目录搭建在基础工程根目录下创建LWIP文件夹,复制源码lwip-1.4.1至该目录中,并创建文件夹arch(移植必需的头文件)、lwip_app(lwip应...

2019-07-31 12:21:22 1272

原创 stm32工程模板

1.文件目录结构CMSIS----core_cm3.c\h stm32f10x.h system_stm32f10x.c\h 启动文件OBJ----编译生成文件project—keil工程STM32F103X_FWLIB----src\inc,存放stm32固件库文件USER----src\inc,存放main.c、驱动文件有其他第三方库文件可存放在同级目录中2.KEIL工程结构...

2019-07-03 22:42:12 564

空空如也

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除