- 博客(0)
- 资源 (31)
- 收藏
- 关注
RSS订阅Frostpunk-steam版-全DLC解锁
在steam库里打开游戏根目录，把文件拉进去。解锁内容包含冬日之家陨落，帝国边界以及那个死贵的桥DLC，相当于开季票。死贵的桥DLC是无尽模式里面的，不要问为什么老是找不到。
2023-07-21
Verilog编程语言基础知识 （第三版）.docx
硬件描述语言HDL（Hardware Description Language，HDL）是一种用形式化方法来描述数字电路和数字逻辑系统的语言。设计者可利用这种语言描述自己的设计思想，然后利用EDA 工具进行仿真，再自动综合到门级电路，最后用 ASIC 或 FPGA 实现其功能。适用于FPGA入门和初学者，总结了一大堆，
2020-05-20
verilog-设计抢答器.docx
(1)抢答台数为6；
(2)具有抢答开始后20s倒计时，20秒倒计时后6人抢答显示超时，并报警；
(3)能显示超前抢答台号并显示犯规报警；
(4)系统复位后进入抢答状态，当有一路抢答按键按下，该路抢答信号将其余各路抢答信号封锁，同时铃声响起，直至该路按键松开，显示牌显示该路抢答台号。
2020-05-20
verilog设计抢答器.doc
(1) 设计制作一个可容纳四组参赛者的数字智力抢答器，每组设置一个抢答按钮。
(2) 电路具有第一抢答信号的鉴别和锁存功能。在主持人按下复位按钮后，若参加者按抢答开关，则该组指示灯亮。此时，电路应具备自锁功能，使别组的抢答开关不起作用。
（3）自锁后，用八段数码管显示抢答者的序号，同时扬声器发出“嘟嘟”并且持续3秒。
(4) 设置计分电路。 每组在开始时预置成6，抢答后由主持人计分，答对一次加1，否则减1分 。
2020-05-20
适用于验证VIVADO输出波形时域与频域的matlab程序
一共两个程序，适用于验证VIVADO输出波形时域与频域的matlab程序，用ILA导出CSV文件，导入iladata.m，需要更改4出，路径、第几行、采样点和时钟，亲测能用，不过频域的单位好像有些问题，欢迎MATLAB 大佬进行指正、
2019-05-26
使用VIVADO进行FPGA信号的调制与解调
使用VIVADO进行信号的调制与解调，题目：（1）载波信号频率范围：1M-10MHz，分辨率0.01MHz；
（2）调制信号为单频正弦波信号，频率范围：1kHz-10kHz，分辨率0.01kHz；
（3）AM波表达式[1+ma(cosW1t+cosW2t)]cosWct
（4）调制深度0-1.0，步进0.1，精度优于5%；
（5）调制信号位宽为 位和解调信号位宽为 位，其他信号位宽自定义，解调误差优于1%,并利用MATLAB对数据进行验证；
（6）载波信号频率、调制信号频率和调制深度由VIO控制，调制、解调等信号利用ILA进行观察，观察数据长度为 ；
（7）仿真时设置载波信号频率 MHz，调制信号频率 1+4 kHz，调制深度 ；
2019-05-26
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人