4 Davemissyou

尚未进行身份认证

我要认证

暂无相关简介

等级
TA的排名 31w+

2021秋招知识点记录;

1、大疆FPGA量化精度试题:请问对12.918做无损定点化,最小位宽是多少?误差(error)计算公式:小数位-(先量化为整数(小数乘以量化系数:2^n,四舍五入)再反量化(整数除以量化系数:2^n))精度(precision):量化系数分之一,1/2^n;误差小于精度一半,则代表可以无损顶点化;...

2020-08-17 09:54:52

2021届秋招笔试题目记录

串并转换1、串并转换主程序:module serial2parrel ( input clk, input rst_n, input data_in, input valid_in, output reg[3:0] data_out, output reg valid_out);always@(posedge clk or negedge rst_n )begin if(!rst_n) begin dat...

2020-07-28 22:52:40

写论文 参考文献注意事项

1、参考文献简单分为两类:第一类包括:Journal,community,Survey, 文献最后书写顺序为:vol、 pp、年份;第二类包括:conference。文献最后顺序书写为: 年份、pp;注意参考文献:标题后面需要斜体字...

2019-12-05 21:43:39

基于pynq-2开发板使用vivado hls新建(CNN)SOC系统识别手写体

#一、按照流程建立SOC系统:##1、自动添加zynq的arm模块(按图一操作)##2、点击Run Block Automation,连线,再点击validate design##3、按流程添加HLS生成的IP;##4、搜索添加IP;##5、自动连线##6、双击zynq框,选择取数据的口;选择hp0##7、步骤,看图说话二、生成bit文件...

2019-11-24 22:58:47

在vivado中添加支持pynq-2开发板文件

因为版本或其他原因,新建工程时,在器件选型board栏没有pynq-2,故采用下述方法添加文件使vivado工具支持;1、我电脑安装路径:G:\Tool_software\vivado\vivado_2018_2\Vivado\2018.2\data\boards\board_files解压官方提供的pynq-z2_boardfiles.zip,解压将pynq-z2拷贝到\vivado_2...

2019-11-18 17:33:41

记录 FPGA加速器设计CNN(论文笔记)

一、2018年清华论文《An Asynchronous Energy-Efficient CNN Accelerator with Reconfigurable Architecture 》platform:Xilinx VC707摘要:1.全局时钟被局部时钟替代,在时钟下形成异步流水线2.每个计算单元全连接5*5的寄存器,保证输入数据被重复使用3.提出集成化 卷积和池化...

2019-09-03 23:12:45

基于FPGA的GV7600驱动控制器设计,按照BT1120协议传输YCbCr数据

目录一、基于FPGA的GV7600驱动控制器设计,按照BT1120协议传输YCbCr数据二、模块名称三、模块输入输出端口定义(interface)四、模块功能(functions)五、模块行为描述(behavior descriptions)六、时序说明图(diagrams)七、注意事项八、参考文献及代码九、经验总结一、基于FPGA的GV7600驱动控制器设...

2019-04-04 11:41:43
勋章 我的勋章
  • 阅读者勋章Lv2
    阅读者勋章Lv2
    授予在CSDN APP累计阅读博文达到7天的你,是你的坚持与努力,使你超越了昨天的自己。
  • 勤写标兵Lv1
    勤写标兵Lv1
    授予每个自然周发布1篇到3篇原创IT博文的用户。本勋章将于次周周三上午根据用户上周的博文发布情况由系统自动颁发。