- 博客(12)
- 资源 (2)
- 收藏
- 关注
RSS订阅原创 PCIe学习（三）：PCIe DMA关键模块分析之二
简介 这是学习PCIe DMA传输的第二篇博客，在前一篇中叙述了PCIe DMA传输的部分基础知识，并且较为详细的分析了接收引擎的各个状态，这里接着分析第二个关键模块：发送引擎（BMD_64_TX_ENGINE.v）。 软件：VIVADO2017.4 第一步：模块功能分析  ...
2018-04-08 22:39:46
9577
3
原创 PCIe学习（二）：PCIe DMA关键模块分析之一
简介 经过一段时间的学习，这里将PCIe DMA模式的学习结果做一个总结，由于手里没有包含PCIe的板子，因此和学习PIO一样对DMA模式中的关键模块的代码进行逐条分析，希望对和我一样的初学者有所帮助。 软件：VIVADO2017.4。 第一步：PCIe DMA基础知识 ...
2018-04-08 15:24:05
26060
3
原创 PCIe学习（一）：PCIe基础及生成PIO例程分析
简介 学习PCIe有一段时间了，这里将这段时间的学习做一个总结。由于手里没有包含PCIe的板子，因此所做的也就是尽力将XILINX提供的实例工程中的关键模块进行分析，包括 PIO_RX_ENGINE.v，PIO_TX_ENGINE.v，PIO_EP_MEM_ACCESS.v ，希望对和我一样的初学者有所帮助。 ...
2018-04-05 22:02:28
24218
22
原创 SDSoc学习（四）：搭建包含AXI_GPIO的平台（解决找不到基地址的问题）
简介 本篇博客大部分内容前三篇博客都已经包含了，此处重点叙述不同之处，主要对比Tcl命令的不同和解决SDSoc程序找不到基地址的问题。 使用ZedBoard开发板，SDSoc 2017.4, Win10系统；此处通过AXI_GPIO点亮ZedBoard板子上连接在PL端的8个LED灯。 Tcl命令...
2018-02-10 17:09:53
3804
原创 SDSoc学习（三）：用户自定义开发板搭建平台
简介 前段时间买了一块米联客的7010开发板，打算尝试为这块开发板搭建一个简单平台。 用户自定义开发板与SDSoc直接支持的开发板的区别在于，直接支持的开发板已经根据板子上的硬件完成了一系列重要配置（如时钟、DDR型号），所以在为用户开发板搭建平台时，只需要根据该开发板的硬件实际情况进行相应的配置即可。 这里先尝试着点亮一个直接连在MIO（MIO7）上的LED。 第
2018-01-27 17:49:22
3508
2
原创 SDSoc学习（二）：搭建平台，使用EMIO点亮LED
简介 这是学习SDSoc的第二个入门实验，通过EMIO点亮连接在PL上的8个LED。与上一个实验不一样，在这一个实验中，由于ZedBoard平台中没有使能EMIO，因此想直接通过SDSoc编写程序驱动MIO是不行的，所以这一个实验需要自己搭建包含EMIO的平台。 我用的是ZedBoard开发板，SDSoc2017.4。 第一步：搭建平台 通过对官方资料的学习，平台分
2018-01-20 17:58:49
5720
24
原创 SDSoc学习（一）：使用MIO驱动LED
简介 在XILINX官网上看见了一些SDSoc的介绍视频，感觉这个工具很强大，我之前也有一点点VIVADO+HLS的学习经历，感觉会为学习SDSoc提供一些帮助，所以就尝试学习学习。 先从最基础的点亮一个LED入手，通过对官方资料的学习，惊奇的发现官方给的例程都是对算法加速，而没有一些入门例程，比如说点亮一个LED（可能是太简单了官方不屑说，也有可能是我没找到）。 我
2018-01-19 22:37:42
3082
7
原创 静态时序分析初步认识
静态时序分析是学习FPGA必须学习的一个知识点，通过一段时间的学习，先将自己所学到的一点静态时序分析的基础稍作总结。 这是一张再熟悉不过的图形，以及两个基础公式Tperiod>Tcko+Tlogic+Tnet+Tsetup-Tclk_skew (1)Tcko+Tlogic+Tnet>Thold+Tclk_skew (2)这里，
2017-12-26 20:05:39
546
原创 parameter 与 define的区别
在FPGA中，parameter与define都可以用来定义常量，但他们也有区别。 define定义常量涉及到define的作用域问题，不同的仿真编译器、综合工具的解析方式不同。在ISE中，define的作用域为当前文件，但是ISE可以将某个文件的属性设置为global，一旦文件设置为global，则其中的define也会被赋予全局属性。在QUARTUS中没有设置global的操作，但是如果在顶层
2017-12-26 18:49:30
3421
原创 并行性与并发性
Verilog语句分为可综合语句和不可综合语句，可综合语句是指语句具有描述组合逻辑和时序逻辑的能力，即为硬件描述语言；不可综合语句用于对可综合设计进行仿真验证，即搭建Testbench等。 程序一般指命令处理器执行一系列指令的语句的集合，而硬件描述语言并不是在命令处理器处理指令，其本身描述实际上是一个数字逻辑电路，所以硬件描述语言并不是程序。 在单核处理器中，从时钟周期这一微观角度上
2017-11-27 13:18:23
1430
原创 FPGA中LUT设计
在FPGA中，实现逻辑的基本单元是查找表（LUT）而非基本门电路。目前的FPGA中，单一LE或者Cell通常能实现至少4输入查找表的逻辑功能。4输入查找表可以看成是具有4位地址1位数据的存储器，能够存储16bit数据，这也是LUT能被用于组建分布式RAM的原因。如果要构成一个6输入1输出MUX，可以通过两片4输入查找表级联，也可直接用一片完整的6输入查找表，两片4输入的查找表的存储容量是32，而
2017-11-26 21:54:07
6364
原创 FPGA中三种同步设计比较
在FPGA中，信号同步处理是解决亚稳态问题的常见处理方式，常见的同步设计方案有以下三种一、同步方案一 1、verilog代码 2、仿真 2.1 信号周期大于时钟周期 2.2 信号周期小于时钟周期 分析： 该同步电路设计简单，使用时钟上升沿进行触发同步，在同步大于时钟周期的大信号时没有任何问题，但是在同步比一个时钟周期小的小信号时（如上图所示），就很有可能采集不到该信号导致无
2017-11-22 15:32:58
8068
4
PCIe DMA部分文件及重要模块代码（不是工程、含注释）
2018-04-09
PCIe基础文档，部分代码（不是工程）
2018-04-06
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人