- 博客(0)
- 资源 (19)
- 收藏
- 关注
RSS订阅不同抽象级别的 Verilog HDL 模型
在本章的各节中我们将通过许多实际的Verilog HDL模块的设计来了解不同抽象级别模块的结构和可综合性的问题。对于数字系统的逻辑设计工程师而言，熟练地掌握门级、RTL级、算法级、系统级是非常重要的。而对于电路基本部件（如门、缓冲器、驱动器等）库的设计者而言，则需要掌握用户自定义源语元件（UDP）和开关级的描述。在本教材中由于篇幅有限，我们只简单介绍了UDP，略去了开关级的描述。
2010-05-28
Verilog数字系统设计教程(夏宇闻)
Verilog数字系统设计教程(夏宇闻)Verilog数字系统设计教程(夏宇闻)Verilog数字系统设计教程(夏宇闻)Verilog数字系统设计教程(夏宇闻)Verilog数字系统设计教程(夏宇闻)Verilog数字系统设计教程(夏宇闻)Verilog数字系统设计教程(夏宇闻)Verilog数字系统设计教程(夏宇闻)
2010-05-28
verilog黄金参考指南中文版
Verilog 黄金参考指南是Verilog 硬件描述语言及其语法语义合并以及将它应用到硬件设计的一个
简明的快速参考指南
Verilog 黄金参考指南并不是要代替IEEE 的标准Verilog 语言参考手册它不像IEEE 的标准手册提供
了Verilog 完整正式的描述相反黄金参考指南以一种方便的参考格式解答了在Verilog 的实践应用过
程中经常遇到的问题
Verilog 黄金参考指南也不想成为介绍性的指南这里所提出的信息是一种扼要的参考格式而不是学
习像Verilog 这种复杂的主题所必要的渐进和共鸣方式但必须承认的是已经熟悉计算机语言的人希望将这
个参考指南作为Verilog 的课本因此在开始本指南就会对这个主题进行一个简单的非正式介绍
2010-05-28
veriloghdl教程
现代计算机与通讯系统电子设备中广泛使用了数字信号处理专用集成电路，它们主要
用于数字信号传输中所必需的滤波、变换、加密、解密、编码、解码、纠检错、压缩、解
压缩等操作。这些处理工作从本质上说都是数学运算。从原则上讲，它们完全可以用计算
机或微处理器来完成。这就是为什么我们常用C、Pascal 或汇编语言来编写程序，以研究
算法的合理性和有效性的道理。
2010-05-28
Verilog 黄金指南
The Verilog Golden Reference Guide is a compact quick reference
guide to the Verilog hardware description language, its syntax,
semantics, synthesis and application to hardware design.
The Verilog Golden Reference Guide is not intended as a
replacement for the IEEE Standard Verilog Language Reference
Manual. Unlike that document, the Golden Reference guide does not
offer a complete, formal description of Verilog. Rather, it offers
answers to the questions most often asked during the practical
application of Verilog, in a convenient reference format.
2010-05-28
Verilog HDL设计方法概述
随着电子设计技术的飞速发展，专用集成电路(ASIC)和用户现场可编程门阵列（FPGA）的复杂度越来越高。数字通信、工业自动化控制等领域所用的数字电路及系统其复杂程度也越来越高，特别是需要设计具有实时处理能力的信号处理专用集成电路，并把整个电子系统综合到一个芯片上。设计并验证这样复杂的电路及系统已不再是简单的个人劳动，而需要综合许多专家的经验和知识才能够完成。由于电路制造工艺技术进步非常迅速，电路设计能力赶不上技术的进步。在数字逻辑设计领域，迫切需要一种共同的工业标准来统一对数字逻辑电路及系统的描述，这样就能把系统设计工作分解为逻辑设计（前端）和电路实现（后端）两个互相独立而又相关的部分。由于逻辑设计的相对独立性就可以把专家们设计的各种常用数字逻辑电路和系统部件（如FFT算法、DCT算法部件）建成宏单元（Megcell)或软核（Soft-Core）库供设计者引用，以减少重复劳动，提高工作效率。电路的实现则可借助于综合工具和布局布线工具（与具体工艺技术有关）来自动地完成。
2010-05-28
Verilog HDL的基本语法
Verilog HDL是一种用于数字逻辑电路设计的语言。用Verilog HDL描述的电路设计就是该电路的Verilog HDL模型。Verilog HDL既是一种行为描述的语言也是一种结构描述的语言。这也就是说，既可以用电路的功能描述也可以用元器件和它们之间的连接来建立所设计电路的Verilog HDL模型。Verilog模型可以是实际电路的不同级别的抽象。
2010-05-28
FPGA设计高级进阶
目标
• 掌握FPGA的基本设计原则
• 乒乓结构、流水线设计
• 异步时钟域的处理
• 状态机的设计
• 毛刺的消除
• 掌握FPGA设计的注意事项
• 从文档到设计完成
• 从设计实例加深设计思想
2010-05-28
FPGA工程师面试试题集锦
1、同步电路和异步电路的区别是什么？（仕兰微电子）
2、什么是同步逻辑和异步逻辑？（汉王笔试）
同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。
3、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？（汉王笔试）
线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用oc门来实现，由于不用 oc门可能使灌电流过大，而烧坏逻辑门。 同时在输出端口应加一个上拉电阻。
4、什么是Setup 和Holdup时间？（汉王笔试）
5、setup和holdup时间,区别.（南山之桥）
6、解释setup time和hold time的定义和在时钟信号延迟时的变化。（未知）
7、解释setup和hold time violation，画图说明，并说明解决办法。（威盛VIA 2003.11.06 上海笔试试题）
2010-05-28
CPU设计简介CPU 设计 简介
在前面七章里我们已经学习了VerilogHDL的基本语法、简单组合逻辑和简单时序逻辑模块的编写、Top-Down设计方法、还学习了可综合风格的有限状态机的设计，其中EEPROM读写器的设计实质上是一个较复杂的嵌套的有限状态机的设计，它是根据我们完成的实际工程项目设计为教学目的改写而来的,可以说已是真实的设计。
2010-05-28
ZLG7290用户手册 ZLG7290用户手册
ZLG7290用户手册ZLG7290用户手册ZLG7290用户手册ZLG7290用户手册ZLG7290用户手册ZLG7290用户手册
2009-08-27
ZLG7290 I2C接口键盘及LED驱动器常见问题解答
ZLG7290 I2C接口键盘及LED驱动器常见问题解答 .pdfZLG7290 I2C接口键盘及LED驱动器常见问题解答 .pdfZLG7290 I2C接口键盘及LED驱动器常见问题解答 .pdfZLG7290 I2C接口键盘及LED驱动器常见问题解答 .pdf
2009-08-27
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人