cckkppll-CSDN博客

原创 vivado 存储器校准调试

vivado 存储器校准调试

2024-04-19 21:57:24 564

原创 vivado 使用 Tcl 命令来与 JTAG-to-AXI Master 核进行交互、使用 Tcl 命令来执行 ILA 测量

vivado 使用 Tcl 命令来与 JTAG-to-AXI Master 核进行交互、使用 Tcl 命令来执行 ILA 测量

2024-04-19 21:54:35 615

原创 vivado 在实验室环境中使用 Vivado Logic Analyzer

vivado 在实验室环境中使用 Vivado Logic Analyzer

2024-04-18 20:48:29 805

原创 vivado 使用 JTAG-to-AXI Master 调试核进行硬件系统通信

vivado 使用 JTAG-to-AXI Master 调试核进行硬件系统通信

2024-04-18 20:44:28 820

原创 vivado 与 VIO 核输出探针进行交互

vivado 与 VIO 核输出探针进行交互

2024-04-17 22:04:33 713

原创 vivado 设置 VIO 核以执行测量、查看 VIO 核状态

vivado 设置 VIO 核以执行测量、查看 VIO 核状态

2024-04-17 22:03:25 630

原创 vivado 在硬件管理器中调试 AXI 接口

vivado 在硬件管理器中调试 AXI 接口

2024-04-16 19:35:20 442

原创 vivado AXI 接口事件

vivado AXI 接口事件

2024-04-16 19:34:45 872

原创 vivado 探针值枚举

vivado 探针值枚举

2024-04-15 20:02:10 876

原创 vivado 写入 ILA 探针信息、读取 ILA 探针信息

vivado 写入 ILA 探针信息、读取 ILA 探针信息

2024-04-15 19:58:21 521

原创 vivado ila 运行触发器、停止触发器、使用自动重新触发

vivado ila 运行触发器、停止触发器、使用自动重新触发

2024-04-14 13:50:46 540

原创 vivado ila 使用高级触发器模式

vivado ila 使用高级触发器模式

2024-04-14 13:48:11 932

原创 FPGA设计之Test bench介绍

FPGA设计之Test bench介绍

2024-04-13 15:04:19 718

原创 FPGA开发之状态机设计

FPGA开发之状态机设计

2024-04-13 14:50:50 699

原创 vivado 使用基本触发器模式

vivado 使用基本触发器模式

2024-04-12 22:00:50 731

原创 vivado 使用 ILA 默认仪表板

vivado 使用 ILA 默认仪表板

2024-04-12 21:58:25 588

原创 vivado 设置 ILA 核以执行测量

vivado 设置 ILA 核以执行测量

2024-04-11 20:17:36 772

原创 vivado 在硬件中调试逻辑设计

vivado 在硬件中调试逻辑设计

2024-04-11 20:15:18 816

原创 vivado 调试核时钟设置指南

vivado 调试核时钟设置指南

2024-04-10 21:46:13 945

原创 vivado IP integrator 中的调试流程

vivado IP integrator 中的调试流程

2024-04-10 21:44:36 1173

原创 vivado ILA 交叉触发

vivado ILA 交叉触发

2024-04-09 20:39:00 834

原创 vivado HDL 例化调试探测流程概述

vivado HDL 例化调试探测流程概述

2024-04-09 20:36:51 593

原创 vivado 探针用作为数据和/或触发器、使用 XDC 命令来插入调试核

vivado 探针用作为数据和/或触发器、使用 XDC 命令来插入调试核

2024-04-08 20:25:14 605

原创 vivado 使用“Set Up Debug”Wizard 来插入调试核

vivado 使用“Set Up Debug”Wizard 来插入调试核

2024-04-08 20:23:25 606

原创 vivado 使用网表插入调试探测流程

vivado 使用网表插入调试探测流程

2024-04-07 20:16:42 817

原创 vivado 系统内逻辑设计调试流程

vivado 系统内逻辑设计调试流程

2024-04-07 20:14:48 907

原创 vivado 设计调试

vivado 设计调试

2024-04-06 11:02:25 580

原创 vivado 有关 SVF 链的操作

vivado 有关 SVF 链的操作

2024-04-06 11:01:01 758

原创 vivado向赛灵思器件添加配置存储器器件

vivado向赛灵思器件添加配置存储器器件

2024-04-05 22:24:50 219

原创 vivado 向 SVF 目标添加器件

vivado 向 SVF 目标添加器件

2024-04-05 22:22:55 1023

原创 vivado 串行矢量格式 (SVF) 文件编程

vivado 串行矢量格式 (SVF) 文件编程

2024-04-04 22:01:04 830

原创 vivado 系统监控器

vivado 系统监控器

2024-04-04 21:57:58 895

原创 vivado适用于 UltraScale 和 UltraScale+ 器件的 eFUSE 寄存器访问和编程

vivado适用于 UltraScale 和 UltraScale+ 器件的 eFUSE 寄存器访问和编程

2024-04-03 21:51:27 1014

原创 vivado eFUSE 寄存器访问和编程

vivado eFUSE 寄存器访问和编程

2024-04-03 21:47:23 664

原创 vivado 面向 7 系列器件的 AES 密钥编程

vivado 面向 7 系列器件的 AES 密钥编程

2024-04-02 20:48:39 1056

原创 vivado 高级编程功能1

vivado 高级编程功能

2024-04-02 20:44:39 1003

原创 vivado 配置存储器器件编程2

vivado 配置存储器器件编程2

2024-04-01 20:21:28 1179

原创 vivado 配置存储器器件编程1

vivado 配置存储器器件编程1

2024-04-01 20:17:33 878

原创 vivado XVC 服务器实现

vivado XVC 服务器实现

2024-03-31 20:08:47 392

原创 vivado JTAG 回退支持

vivado JTAG 回退支持

2024-03-31 20:06:20 885

FPGA状态机verilog代码

2024-04-13

直接序列扩频的FPGA实现

直接序列扩频的FPGA实现，基于altera 的FPGA，基于quartus开发软件实现

2024-04-05

成型滤波器的系数的生成MATLAB实现

成型滤波器的系数的生成MATLAB实现，应用于FPGA开发，生成的系数应用与滤波器的IP核使用

2024-04-05

PN码同步的FPGA实现

PN码同步的FPGA实现，verilog语言实现，基于altera FPGA，开发软件为quartus

2024-04-04

PN码捕获的MATLAB实现

2024-04-03

PN代码生成及mif文件生成

PN代码生成及mif文件生成，MATLAB实现，基于altera FPGA实现，quartus开发软件，作为rom核的存储文件mif文件

2024-04-03

DSSP直接序列扩频的FPGA实现

DSSP直接序列扩频的FPGA实现，verilog语言实现，基于altera FPGA实现

2024-04-02

PN码产生的MATLAB实现

2024-04-02

gardner环的FPGA实现

gardner环的FPGA实现，verilog语言实现，基于altera FPGA实现，quartus开发软件实现

2024-03-30

gardner环的MATLAB实现2

gardner环的MATLAB实现

2024-03-29

gardner环的MATLAB实现1

gardner环的MATLAB实现

2024-03-29

QamCarrierPolar verilog

QamCarrierPolar verilog，FPGA，quartus

2024-03-28

QamCarrierDD verilog

QamCarrierDD verilog ，基于quartus

2024-03-28

锁相环环路滤波器极点图MATLAB实现

2024-03-27

锁相环环路滤波器零点图MATLAB实现

2024-03-27

QAM调制的FPGA实现

QAM调制的FPGA实现，verilog语言

2024-03-25

QAM调制的MATLAB仿真实现

2024-03-24

Fpga PiQpsk Modem

2024-03-24

π/4 QPSK调制的FPGA实现

π/4 QPSK调制的FPGA实现，verilog，基于altera FPGA实现。

2024-03-23

π/4 QPSK调制的MATLAB实现

2024-03-23

DQPSK解调的FPGA实现

2024-03-22

极化科斯塔斯锁相环的FPGA实现

极化科斯塔斯锁相环的FPGA实现，PolarCostas

2024-03-20

DQPSK的FPGA实现

DQPSK的FPGA实现，verilog，基于altera FPGA，quartus实现

2024-03-20

XQVR300的Altium designer 原理图封装

2024-03-19

MSK解调的FPGA实现

MSK解调的FPGA实现，verilog语言实现，基于altera FPGA实现。

2024-03-17

MSK调制的FPGA实现

MSK调制的FPGA实现，verilog实现，基于altera FPGA实现。

2024-03-16

MSK调制的MATLAB实现

2024-03-16

QPSK调制传输的FPGA实现

QPSK调制传输的FPGA实现，verilog实现，基于altera FPGA

2024-03-13

DQPSK调制的MATLAB实现

2024-03-13

科斯塔斯锁相环的FPGA实现

2024-03-11

DPSK调制的MATLAB的实现

2024-03-11

基于Altium designer FBG225封装

基于Altium designer F的BG225封装，PCB封装

2024-03-10

FSK解调的FPGA实现

FSK解调的FPGA实现，verilog实现，基于altera FPGA

2024-03-09

FSK解调的MATLAB实现

2024-03-09

FSK调制的FPGA实现

FSK调制的FPGA实现，verilog实现，基于alter FPGA，quartus开发软件

2024-03-07

FSK调制的MATLAB实现

2024-03-07

ASK调制解调的FPGA实现

ASK调制解调的FPGA实现，基于altera公司的FPGA，全verilog实现，开发工具是quartus。

2024-03-03

ASK调制解调的MATLAB仿真实现

2024-03-03

ASK调制的FPGA实现

ASK调制的FPGA实现。verilog代码，基于alter的FPGA，开发软件为quartus

2024-03-02

ASK调制的MATLAB实现

2024-03-02

网络调试助手接收不到FPGA UDP数据

2023-06-10

TA创建的收藏夹 TA关注的收藏夹

TA关注的人