- 博客(91)
- 收藏
- 关注
RSS订阅原创 搭建个人IC_EDA服务器（物理机）二：Centos7配置xrdp，实现Win远程登陆
回到第二步，点击左下角的“显示选项”，在“显示”页面，将增强色改为16位问题解决；在上一节，让选择“GNOME”，如果没选，需要先安装GNOME桌面；启动的界面如下，点击左下角的“显示选项”会有更多设置；更多干货和资料分享，可以关注我的公众号：芯王国；一般是192开头的，这些地址都是可以尝试一下；填入我们上面查到的IP地址，然后点击“连接”；设置完成后，可以将选择另存一个快捷登陆到桌面；出现问题，阅读这个信息，应该是正常连入了的，勾选“剪切板”，这样可以双向复制粘贴；需要提醒的是，有修改，记得点击下保存；
2024-03-03 23:16:20
479
1
原创 搭建个人IC_EDA服务器（物理机）一：安装Centos7
然后按照下面教程里面的“4-7)”章节安装，不过在“软件选择”设置时候，要选择“GNOME”，并勾选“兼容性程序库”和“开发工具”每个人电脑不一样，进入boot方式以及设计U盘启动也不一致，这里需要自己查找；仔细确认，是否选中是U盘，是否为正确的ISO；然后点击写入，静待写入完成；这步会格式化U盘注意拷贝里面个人重要的数据；按下图操作，读入Centos7的iso文件；下图操作将iso写入U盘；UltralSo启动界面。
2024-03-03 22:35:38
607
原创 ISP IC/FPGA设计-第一部分-MT9V034摄像头分析（0）
MT9V034为CMOS图像传感器，有着极其优秀的图像成像性能，同时支持丰富的功能用于isp的开发；MT9V034 HDR宽动态、10bit数据深度、RAW格式（bayer阵列）图像、dvp和lvds接口，60fps、双寄存器组、4种iic设备地址、双目视觉相机组队等这些特性，
2023-12-09 17:29:44
683
原创 花草世界生存技能
多菌灵杀菌常用阿维菌素杀虫常用除蚜虫吡虫啉 有毒性 内吸性（植物吸收）苦参碱 无毒，中药提取内吸性药吡虫啉，噻虫嗪、啶虫脒、苦参碱栀子花春秋花后修剪牡丹秋冬种植；洛阳产地；
2023-11-05 15:17:39
187
原创 lib_compiler将Artison SRAM的.lib文件装化为db文件；DC综合
由于CSDN开始限制放置二维码，所以只有搜索芯王国关注我的公众号，公众号中有更多资源和干货，同时加入IC/FPGA，RISCV的交流群；897532154我的gitee：传送门。
2022-08-30 15:52:29
2811
4
原创 开源RISC-V处理器(蜂鸟E203)学习（五）A100T-FPGA 移植蜂鸟Hbirdv2，实现Centos下调试器USB识别以及程序编译烧写，并进行C语言仿真
最近购买了一块适合做原型验证FPGA板卡，板卡接口和外设比较丰富，十分适合跑一些小型的SOC工程，比如蜂鸟E203，这里就要介绍怎么移植；板卡自带FPGA烧写器，还支持软核CPU的JATG功能，还有USB接口的UART，这样不用单独购买FPGA下载器、软核CPU调试的下载器，串口模块；额外板卡有充足的按键、LED、数码管、拨动开关，以及几十个灵活的可配的管脚，还额外有2KB的SRAM，这可谓是接近完美的原型FPGA板卡；当然板卡还有USB、千兆以太网、HDMI，用于单纯的FPGA也是够用的；这里只做移植一
2022-06-18 14:31:36
4396
6
原创 IC_EDA_ALL虚拟机(丰富版)：questasim、vivado、vcs、verdi、dc、pt、spyglass、icc2、synplify、INCISIVE、IC617、MMSIM、工艺库
1.简述我在去年推出一系列的文章，分享一步一步搭建自己IC EDA环境，受到大家的认可。上周分享了一个精简版本的EDA虚拟机，仅有50G大小；今天再分享一个工具比较全面一些的：IC_EDA_ALL虚拟机(丰富版)；这个EDA比较大，有150G；具体情况请看下文近期出现不少倒卖我分享的虚拟机，甚至有培训机构拿去作为教学使用，特此严正声明：声明：该EDA虚拟机仅供个人学习使用，且为免费使用，切勿商用；出现一切问题本人概不负责。声明：该EDA虚拟机仅供个人学习使用，且为免费使用，切勿商用；出现一切问题本人
2022-05-24 23:17:11
14803
26
原创 IC_EDA_LITE虚拟机(精简版本)：questasim、vcs、verdi、dc、lib_compile、pt、spyglass、uvm库、工艺库、demo工程
1.简述我在去年推出一系列的文章，分享一步一步搭建自己IC EDA环境，受到大家的认可。通过大家的反馈，强烈需要仅有数字前端工具的EDA虚拟机，降低虚拟机大小；去除一些不常用的工具后，该虚拟机不到50G大小；近期出现不少倒卖我分享的虚拟机，甚至有培训机构拿去作为教学使用，特此严正声明：声明：该EDA虚拟机仅供个人学习使用，且为免费使用，切勿商用；出现一切问题本人概不负责。声明：该EDA虚拟机仅供个人学习使用，且为免费使用，切勿商用；出现一切问题本人概不负责。声明：该EDA虚拟机仅供个人学习使用，且
2022-05-21 16:33:50
16354
21
原创 centos7 升级安装 vim8.2（gvim）
卸载原有的vimsudo yum remove vim-X11.x86_64 github无法访问，使用gitee同步的包，git clone https://gitee.com/mirrors/vim.gitsudo yum install ncurses-devel.x86_64sudo yum install libXt-devel.x86_64sudo yum install gtk2-devel.x86_64进入下载的vim目录，编译安装cd vim/./configur
2022-05-08 11:06:31
4461
原创 Vmware 虚拟机 释放文件删除后的磁盘，缩小虚拟机大小
1.简述Vmware虚拟机使用一段时间后发现越来越大，并且删除一些文件后，空间未减小，这是由于虚拟机的特性，不能自己释放空间，因此在此分享释放空间的方法；2.正文1)清理前2)启动虚拟机打开terminal输入以下指令，会比较就需要等待：sudo dd if=/dev/zero of=/home/zero.bak bs=2048Ksudo rm -rf /home/zero.bak3)关闭虚拟机如图，操作释放几十G的空间；清理后只有140G...
2022-05-02 21:17:46
6814
4
原创 搭建属于自己的数字IC EDA环境（番外）：S家EDA工具 license失效，TCP端口占用问题
1.启动生成器这个需要在window下进行，双击运行scl_keygen.exe;2.查询进入虚拟机，打开terminal使用以下命令查找hostnameifconfig3.填写需要填写这4项信息，HOST ID Daemon 和HOST ID Feature填写一样的，我的Port是27000，因此填写27000。这些信息根据自己实际情况填写；4.生成我的填写如下，然后点击Generate生成license；5.修改打开生成licens文件，修改第二行，这个需要与虚拟机里面
2022-05-01 15:13:28
4731
3
原创 centos7 密码修改（root密码、用户密码、登录密码）
1.修改密码限制sudo gvim /etc/pam.d/system-auth如图，添加最小密码限制为4，保存退出；minlen=42.修改root密码passwd3.修改用户密码这里用户密码，包括sudo和登录；我的用户名为ICerpasswd <用户名>...
2022-05-01 12:55:58
6011
原创 Centos7 Vmware 磁盘扩容，增加home容量
这里写自定义目录标题欢迎使用Markdown编辑器新的改变功能快捷键合理的创建标题，有助于目录的生成如何改变文本的样式插入链接与图片如何插入一段漂亮的代码片生成一个适合你的列表创建一个表格设定内容居中、居左、居右SmartyPants创建一个自定义列表如何创建一个注脚注释也是必不可少的KaTeX数学公式新的甘特图功能，丰富你的文章UML 图表FLowchart流程图导出与导入导出导入欢迎使用Markdown编辑器你好！ 这是你第一次使用 Markdown编辑器 所展示的欢迎页。如果你想学习如何使用Mar
2022-04-30 16:50:39
3495
1
原创 大家一起从零设计RISC-V处理器（番外）之CK_RISCV仿真环境说明（标准化自动化设计验证平台）
1.获取我个人喜欢在自己home目录下建立一个专门IC工程文件夹：ic_prjs；也推荐大家这么做，养成文件管理的好习惯，在自己觉得ok的目录下，git取下CK_RISCVd的整个工程；git clone https://gitee.com/Core_Kingdom/ck-riscv.git2.工程目录结构说明CK_Riscv├── bashrc.env //工程环境配置 ├── fpga //FPGA原型验证综合目录│ ├── constraint│ │
2022-04-22 22:36:09
5221
8
原创 大家一起从零设计RISC-V处理器（四）之RISC-V 32位（RV32I）指令集详细介绍
这里写自定义目录标题1.简述2.RV特权模式3.RV指令集分类2.RV寄存器3.RV32I指令集3.指令集归类4.指令集归类1）算术与逻辑运算指令2）数据载入和存储指令3）跳转指令1.简述RISC-V官方标准主要分为两部分：用户指令集、特权模式；2.RV特权模式根据不同的应用场景和需求，同一指令集根据不用特权模式在设计上采取不同的策略；为了加强对操作系统和信息安全的支持，定义三种模式，每一钟模式对应一个特权层级，机器模式层级最高，普通用户模式层级最低，层级越高软件可操作的权限就越高；类似在linux
2022-03-21 22:18:00
14145
原创 大家一起从零设计RISC-V处理器（三）之Centos7 搭建RISC-V 32位交叉编译环境（ riscv-gnu-toolchain）
1.介绍什么是交叉编译？大家可以看这篇文章了解编译相关的知识，写的很不错：交叉编译知识解析（一） —— 交叉编译和交叉工具链为什么需要搭建RISC-V的交叉编译环境？作为一个CPU或者SOC，需要在PC电脑编写程序烧写到我们所设计的RISC-V CPU中运行，那么就需要这个交叉编译环境去编写我们C程序编译成elf文件，同时也是为了在仿真期间实现编写C程序的测试用例；riscv-gnu-toolchain是什么？简单来说是RISCV的工具链，包含交叉编译工具：GCC；提供一些C运行库......
2022-02-19 20:47:59
5406
1
原创 大家一起从零设计RISC-V处理器（一）之开篇
1.渊源现在我还记得初学FPGA时候，问过学长FPGA能做什么，他回答：无所不能，比如可以实现51单片机；但当时我初学无知，无法理解在实现FPGA上单片机，那时候对图像识别感兴趣，因此FPGA大部分用在图像处理上，FPGA玩儿得算是小有成就吧；偶然的机会成为了一名数字ICer，恰好当时RISC-V在国内火了起来，让我又想起了学长所说的话，或许我应该从零设计一个RISC-V处理器；2.初衷老粉丝比较了解我的风格，喜欢输出毫无保留的干货，其实我今天的所学所知也是受益于开源与分享，因此我也秉持开源分享的精神
2022-02-08 21:30:53
6256
2
原创 开源RISC-V处理器(蜂鸟E203)学习（四）移植蜂鸟Hbirdv2版本工程，实现Centos下调试器USB识别以及程序编译烧写，并进行C语言仿真
这里写自定义目录标题欢迎使用Markdown编辑器新的改变功能快捷键合理的创建标题，有助于目录的生成如何改变文本的样式插入链接与图片如何插入一段漂亮的代码片生成一个适合你的列表创建一个表格设定内容居中、居左、居右SmartyPants创建一个自定义列表如何创建一个注脚注释也是必不可少的KaTeX数学公式新的甘特图功能，丰富你的文章UML 图表FLowchart流程图导出与导入导出导入欢迎使用Markdown编辑器你好！ 这是你第一次使用 Markdown编辑器 所展示的欢迎页。如果你想学习如何使用Mar
2021-09-04 21:11:40
5081
8
原创 制作千兆以太网FPGA PCB拓展板 实现基于B50610以太网摄像头采集方案
1.简述估计会有人会有疑问：最为ICer为什么要做千兆以太网拓展板并实现网络摄像头的采集？我的回答：这个拓展板在之前移植蜂鸟E203时就制作出来了，这里增加以太网功能和摄像头接口；实现网络摄像头主要还是为后面实现RISC-V处理器做准备，为了实现更多更有意思的功能，计划带一个图像协处理器或者AI加速器，所以做了这个增强型的拓展板。在学校就有一定的PCB制作和焊接的能力（那个时候做的PCB还很烂），顺便提升一下PCB的能力。其实这个过程也是很艰难，出于热爱所以坚持到现在。2.效果欣赏AD PCB三维
2021-07-10 17:26:17
2324
1
原创 搭建属于自己的数字IC EDA环境（六）：开机自动激活 Synopsys license
1.简述IC_EDA开机都需要手动输入“lmg_synopsys”命令激活才能使用 synopsys工具，甚是麻烦；现在有开机自动激活的方法，使用了一段时间没有任何问题；2.正文先进入到一下目录，打开“rc.local”文件，没有的可以新建；这里“g”为gvim的缩写；最后保存退出；cd /etc/rc.dg rc.local[lmgrd的路径] -c [Synopsys.dat的路径]使用reboot命令重启测试是否能开机自激活，如果不能确认下那两个路径是否有问题；其次为rc.local添
2021-05-19 22:22:49
5506
4
原创 开源RISC-V处理器(蜂鸟E203)学习（三）低成本方案，成功运行hello word程序
1.简述2.说明如图，从左到右依次为：Xilinx FPGA HS3 Cable；闲鱼淘的K325t FPGA板卡，花了750大洋，目前使用没有遇到任何问题；自己画的拓展板，增加一些常用的外设和接口：LED、按键、Flash、uart、IIC、SPI、GPIO等，包括软件程序调试接口；这个画的第一版，有些小瑕疵，第二版还在排队生产中；Sipeed 40大洋的RV-link调试器，与芯来淘宝店199的下载器一样，目前使用正常；与芯来淘宝点3、4千的FPGA板卡+199调试器相比，我使用现有的F
2021-02-18 21:42:40
5443
7
原创 开源RISC-V处理器(蜂鸟E203)学习（二）修改FPGA综合环境（移植到自己的Xilinx FPGA板卡）
1.简述2.运行原工程进入到FPGA目录下;gvim打开“README.md”文件，下面就是FPGA综合的命令。这里以第一个：hbirdkit 为例，依次执行以下命令。第二个直接使用“setup”可以打开vivado的gui查看整个工程。make install CORE=e203 FPGA_NAME=hbirdkitmake setup CORE=e203 FPGA_NAME=hbirdkit 成功启动vivado并加载整个工程；...
2021-01-25 09:05:04
8606
原创 开源RISC-V处理器(蜂鸟E203)学习（一）修改仿真环境（vcs2018+verdi2018）
1.简述这里就不详细介绍risc-v和蜂鸟e203，大家应该都比较了解了。蜂鸟e203工程比较完善，也有一本书介绍，讲解还是非常详细的，如果以后想从事数字IC或者想学习risc-v，蜂鸟e203适合入门学习。但是e203工程中的验证环境是iverilog，而实际工作常用vcs，个人觉得使用vcs环境学习比较好一些，如果已经工作了的，已经习惯vcs环境，业余时间研究e203时还要切换成iverilog，十分不方便。这里不是不支持开源工具，主要是工作后时间和精力有限，需要尽量节省学习成本。今天先分享怎么修
2021-01-11 23:02:38
7833
7
原创 搭建属于自己的数字IC EDA环境（五）：搭建FPGA自动化环境（Linux下vivado Tcl脚本自动化开发），业余IC设计流程与通路
1.简述一个完整的IC EDA环境也不能缺少FPGA，FPGA验证也是IC设计流程中重要的一环。一个芯片从设计到流片需要投入大量的人力、财力以及很长的研发周期，如果流片失败，对于公司来说是一笔很大的损失，同时对于研发的工程师来说这是一场重大的设计失误，重则内部会追究责任，所以验证尤为关键，能够发现很多设计的bug，而在FPGA验证是在真实的电路上验证，能够发现在模拟环境下没有2.（1）IC工程目录结构...
2020-12-26 15:34:17
5112
1
原创 搭建属于自己的数字IC EDA环境（四）：EDA环境的补充说明以及解决一些小bug
1.简述上三期已经完成IC EDA环境的搭建，并成功运行vcs+verdi的仿真工程，后面将整个EDA环境分享出来后，有很多朋友反馈了很多问题，现在集中处理一下。2.License许可月底到期由于以前保存的文件比较乱，这次使用的license生成器有些问题，导致IC Tools的许可这个月底过期，这里重新分享一个License生成器，应该许可到2030年。目前我已经重新生成，没有提示许可即将过期。已经下载使用我的EDA环境，麻烦看我第三期的文章,重新生成一下许可：搭建属于自己的数字IC EDA环境（
2020-12-19 17:30:52
4361
3
原创 搭建属于自己的数字IC EDA环境（三）：Centos7安装EDA（vcs2018、verdi2018等）IC工具以及脚本运行第一个工程
1.简述经过上两个部分的准备，现在可以进行IC EDA工具的安装，然后还会有基本的仿真脚本，最后还会跑一个工程验证整个EDA环境是否正常。目前示范安装vcs和verdi，其他工具可以自行安装，后面也会补充一些其他IC工具和FPGA的安装。2.准备...
2020-11-28 19:12:17
31098
73
原创 搭建属于自己的数字IC EDA环境（二）：搭建Centos的基本使用环境和工具
1.简述2.配置基本使用环境1）连网后面操作需要下载，所以必须连接网络；2）安装gitcenos默认是没有git工具的，需要自己安装； sudo yum install -y git如果出现下图提示，需要添加超级用户，命令如下：先进入超级用户，密码：2020；进入到etc目录下，修改sudoers权限；并用vim打开，输入“ i ”进入编辑模式，在101行添加用户；然-后“ esc ”键退出编辑模式，“：”进入命令行，输入“ wq ” 保存退出；然后把文件权限修改回去；su
2020-11-15 15:45:28
10289
4
原创 搭建属于自己的数字IC EDA环境（一）：安装VMware15.5和centos7
1.简述因为从FPGA转数字IC，所以很多地方都不懂，基本没使用过Linux，也没使用数字IC的开发工具，像vcs、verdi、dve、dc都不熟悉。迫于压力，利用入职前的半年时间自己练习一下。由于家境贫寒没有条件报班，只好延续扣老壳的精神，自己搭建EDA环境，先熟悉工具的安装入手。现在入职快半年了，偶尔晚上回家摸下电脑。今天分享一下怎么搭建自己EDA系统，搭建好的EDA系统也分享出来，免费提供给大家学习使用。2.准备VMvare15.5centos8verdi_2018.09vcs_mx_v
2020-11-08 20:36:27
16401
4
原创 FPGA开源项目：双目测距（三）之FPGA算法实现以及Modelsim仿真
1.简述在上一部分中，使用Matlab将图片转化为txt的数据文件，现在就要使用这些数据进行逼近真实情况下的Modelsim仿真；同时简单说明下RTL代码中不好理解的地方；2.vivado block图红框就是算法模块，我以前是将摄像头采集模块（也就是蓝框的模块）与算法集合到一起的，后面发现换不同的摄像头的话整个模块就需要修改，比较麻烦。所以这次结局将两部分独立开。为了方便调节阈值，算法模块整合成带AXI slave接口的模块，同时将识别目标坐标值传到ARM计算距离值。3.算法模块结构红色框为c
2020-10-31 16:44:30
4123
6
原创 IC设计 eda软件分享 vmware15.05 2018软件包 Cenos7镜像
vmware15.05：链接：https://pan.baidu.com/s/1K3x3m-WV81lNpHNgB4S1tg提取码：5pvwcentos 7：链接：https://pan.baidu.com/s/1XKxo6Vy9GdUNVnjl0PNTwA提取码：ngxh复制这段内容后打开百度网盘手机App，操作更方便哦scl2016+vcs2016+verdi201...
2020-10-26 23:00:56
5481
12
原创 FPGA开源项目：小球追踪系统设计（临时开源）
1. 简述本设计基于颜色特征识别实现，这个并不算高大上的算法，个人能力有限再加上FPGA算法实现难度不小，所以采用最简单的算法实现，作为FPGA的入门学习研究足以。这个设计是19年4月左右做出来的，那时自己对FPGA的认知比较朦胧、FPGA的开发能力也一般，所以在本设计上有很多有问题的设计地方，到现在也没时间去修改，希望有能力的小伙伴来完善，在此先谢谢了！在初学FPGA的时候，根据邓堪文的《SDRAM的那些事儿》视频教程完成了基于FPGA的图像采集系统。但是Bug很多，当时我的能力太差没能解决问题 ，所
2020-10-25 21:08:40
4820
4
原创 FPGA开源项目：双目测距（二）之Matlab算法仿真以及图片转txt
1.简述今天完成双目测距项目的第二部分，实现Matlab算法仿真，主要包括图像二值化、计算目标坐标、目标框选以及将图片转为txt用于后面的FPGA算法仿真。Matlab代码工程关注我的公众号：芯王国，后台回复 双目测距算法仿真 可获得。2.图像算法仿真2.1 采集双目图片集上一篇已完成FPGA双目采集显示，并采集双目图片。如下图所示，目前采集了两组，分别为50cm和60cm的。有条件可以多采集一些图片来测试，增加线性度。2.2 Matlab代码讲解1）二值化下图将彩色图像的RGB格式转为Y
2020-10-03 18:08:02
3043
6
原创 FPGA开源项目：双目测距（一）之双目图像采集显示以及图片保存
1.简述这个项目是大三下学期暑假(也就是2019年8份）完成的，当时的视频效果已发布在bilibili上，这是我们的省级的科研立项，其实就我一个人负责完成。发布bilibili后很多人比较感兴趣，打算年初回学校完成毕设期间开源的，一直拖到现在，工作后时间也比少了，条件也没在学校实验室好，只能尽力做好吧。该视频bilibili连接： 双目测距.2.准备摄像头模块：OV7725（以前是彩色MT9V034）FPGA板卡：米联客ZYNQ7020SD卡1080P的显示器正红色物体3.双目硬件结构
2020-09-20 20:39:37
8408
原创 systemverilog实验之随机数验证
1.简述随机化验证在数字ic验证中十分重要，使用频率也比较高。为了比较直观地地使用随机数，我结合小工程来做；2.被测试代码我以38译码器代码为例，做随机化验证，下面是源码：module decoder_38( //clk & rst input clk , input rst , //decoder inout input
2020-09-02 23:38:56
1384
2
原创 SystemVerilog学习之数据类型
1.简述入职两个月了，都是使用System Verilog做验证。之前直接用Verilog编写testbench，这段时间使用sv后发现，确实很有必要转用sv做验证。2.正文1）数据类型类型描述符号logic四状态，相当于Verilogreg和wire功能bit双状态，自定义位宽默认无符号int双状态，32bit有符号byte双状态，8bit有符号shortint双状态，16bit有符号longint双状态，64bit有符号
2020-09-01 22:21:48
1168
原创 vcs+verdi版本 七夕小心心
1.简述这个是根据 FPGA开源工作室 分享的工程修改而来的，原版是modelsim的，有兴趣的朋友可以去公众号下载。最近刚入职，作为ICer必须得用vcs+verdi，所以在七夕那天加完班回家继续加班做小心心。最后成功完成移植，今天就分享一下。...
2020-08-30 14:44:10
3450
3
原创 zynq FPGA 的双目视觉毕业设计（八）之FPGA最终实现
简述经过不懈的努力，最终成功完成双目。在家做毕设是真的酸爽，没有在学校有动力，也没有再实验室方便，但是这样更加锻炼自己的自控能力。在FPGA上实现实在过于复杂，毕业设计也到后期，怕做不出来，都在加班加点地做，所以这俩月都没更新博客，也没同步双目的进度。这儿答辩完了，还得忙于毕业的事，以及入职，所以今天简单分享我双目的效果，实现过程以后再补上吧。视频效果展示可以点击下面连接到B站观看：B站视频....
2020-06-14 18:21:57
3109
1
原创 modelsim 自动化 独立仿真vivado ip核工程
1.简述自动化的独立仿真提高FPGA的仿真效率，加快FPGA开发。初学时使用Altera的FPGA，独立仿真带ip核的工程时，还能自己添加IP核的仿真文件实现。但是后来转到xilinx，好像没有办法独立仿真，只能和vivado联合仿真，这效率太低，特别是仿真复杂的图像算法时，人都要都疯了。不过。我细致研究下了，可以实现自动化仿真，还是独立仿，真香！2.准备下面只是参考，实际按自己实际来做。...
2020-04-18 22:53:34
2383
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人