StormBorn_-CSDN博客

原创【数字系统】异步串行通信设计：PC与开发板互传单字节数据 Quartus II 环境/Verilog HDL语言/编程+仿真+开发板/FPGA/CPLD/EDA

一、实验目的1. 学习UART接口时序协议2. 掌握FPGA/CPLD实现异串行通信模块的设计与实现方法。3. 对UART通信接口电路进行功能模块划分，对各模块进行详细的功能定义；对划分好的功能模块进行详细编程设计及仿真设计，包括定时计数、显示、时间调整、响铃等；分析仿真结果，并进行顶层模块设计及功能测试。完整可执行工程文件见文末。二、实验过程步骤1、模块功能要求（1）硬件工作原理UART引脚连接方法，如下图所示：...

2021-07-23 13:18:20 1178

原创【数字系统】数字时钟设计：LCD显示静态字符串/60、24进制计数器 Quartus II 环境/Verilog HDL语言/编程+仿真+开发板/FPGA/CPLD/EDA

一、实验目的1. 了解基于FPGA的数字电子时钟的实现原理及设计方法; 掌握Quartus_II环境下的模块化、层次化的设计与实现方法; 掌握数字应用系统的 Verilog HDL设计与实现技术。2. 对数字时钟进行功能模块划分，对各模块进行详细的功能定义。3. 对划分好的功能模块进行详细编程设计及仿真设计，包括定时计数、显示、时间调整、响铃等。4. 分析仿真结果，并进行顶层模块设计及功能测试。二、实验过程步骤1、设计模块1：LCD显示静态字符串lcd_mode...

2021-07-23 12:15:50 6159 1

原创【数字系统】LED动态显示模块设计：数据输入/动态显示/按键信号转换 Quartus II 环境/Verilog HDL语言/编程+仿真+开发板/FPGA/CPLD/EDA

一、实验目的1. 学习理解LED动态显示的工作原理2. 进一步掌握Verilog HDL层次化的设计方法。3. 掌握Verilog HDL行为级描述与结构化描述方法。4.显示数值的数据输入模块、数据动态显示模块、信息可调整的动态显示顶层模块的设计与仿真。二、实验过程步骤1、设计模块1：显示数值的数据输入display_decodea.模块功能要求八段数码管有两种不同的形式：一种是八个发光二极管的阳极都连在一起的，称之为共阳极八段数码管；另...

2021-07-18 14:35:38 2749

原创【数字系统】时序逻辑电路设计：异步复位D触发器/十进制计数器/分频器 Quartus II 环境/Verilog HDL语言/编程+仿真+开发板/FPGA/CPLD/EDA

一、实验要求1. 理解触发器和计数器的概念。2. 完成触发器（D型）、计数器（递增、递减）以及层次化特征的低频计数器的设计、仿真与实现。二、实验过程步骤1、设计模块1：异步复位的D触发器d_ffa.模块功能要求在数字电路中，异步复位的上升沿D触发器的逻辑电路符号如下图所示，其功能表如下表所示。其工作原理为：只要复位控制端口的信号有效(为0)，D 触发器就会立即进行复位操作，与时钟信号无关。当复位端置1时，在时钟信号的上升沿到来时，输入端口D的数据将...

2021-07-18 00:06:45 10263

原创【数字系统】组合逻辑电路设计：4-2线优先编码器/2-4线译码器/比较器/全加器 Quartus II 环境/Verilog HDL语言/编程+仿真+开发板/FPGA/CPLD/EDA

一、实验要求1.编码／译码器的设计与实现；比较器的设计与实现；全加器的设计与实现；2. 在Quartus II 环境下，运用Verilog HDL 语言进行编程开发，并完成对电路工作情况的仿真模拟；3. 完成配置程序的下载，并在开发板上对程序进行功能验证。二、实验过程步骤1、设计模块1：四线—二线优先编码器pre_encode4_2a.模块功能要求编码器通常分为两大类：普通编码器和优先编码器。其中普通编码器就是对某一个给定时刻只能对一个输...

2021-07-09 22:19:26 18406 1

原创【数字系统】简单逻辑电路设计：与非门/逻辑门 Quartus II 环境/Verilog 语言/编程+仿真+开发板/FPGA/CPLD/EDA

一、实验要求1. 实现二输入与非门电路以及其他简单门电路；2. 在Quartus II 环境下，运用Verilog HDL 语言进行编程开发，并完成对电路工作情况的仿真模拟； 3. 完成配置程序的下载，并在开发板上对程序进行功能验证。二、实验过程步骤1、设计模块1：二输入与非门nand_gatea.模块功能要求输入信号a，b，实现与非门功能，输出y=~(a&b)。b.实验步骤（1）利用wizard新...

2021-07-07 23:19:29 11426

【数字系统/Verilog/Quartus】异步串行通信：PC与开发板互传单字节数据（内含:CP2102 USB驱动、串口助手应用程序）.rar

工程实现：PC机与开发板互传单字节数据（8位二进制数/2位十六进制数）；PC通过串口助手发送数据，开发板接收到后显示在LCD上；用户通过拨动开发板上的8个开关来设置发送数据，设置完后按下按键发送，数据显示在LCD上，PC接收到后在串口助手中显示。程序使用Verilog HDL语言，编译、仿真、下载工具使用Quartus II。经测试，工程可成功下载到开发板上并运行。相关博文见主页。

2021-07-23

【数字系统/Verilog/Quartus】时分可调的LCD数字时钟显示（内含模块:LCD显示静态字符串/60、24进制计数器）.rar

工程实现：在LCD液晶显示屏上显示数字时钟，自动按秒计时，可由用户通过按键控制时钟暂停，并设置时、分的值。程序使用Verilog HDL语言，编译、仿真、下载工具使用Quartus II。经测试，工程可成功下载到开发板上并运行。相关博文见主页。

2021-07-23

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

原创 【数字系统】异步串行通信设计：PC与开发板互传单字节数据 Quartus II 环境/Verilog HDL语言/编程+仿真+开发板/FPGA/CPLD/EDA

原创 【数字系统】数字时钟设计：LCD显示静态字符串/60、24进制计数器 Quartus II 环境/Verilog HDL语言/编程+仿真+开发板/FPGA/CPLD/EDA

原创 【数字系统】LED动态显示模块设计：数据输入/动态显示/按键信号转换 Quartus II 环境/Verilog HDL语言/编程+仿真+开发板/FPGA/CPLD/EDA

原创 【数字系统】时序逻辑电路设计：异步复位D触发器/十进制计数器/分频器 Quartus II 环境/Verilog HDL语言/编程+仿真+开发板/FPGA/CPLD/EDA

原创 【数字系统】组合逻辑电路设计：4-2线优先编码器/2-4线译码器/比较器/全加器 Quartus II 环境/Verilog HDL语言/编程+仿真+开发板/FPGA/CPLD/EDA

原创 【数字系统】简单逻辑电路设计：与非门/逻辑门 Quartus II 环境/Verilog 语言/编程+仿真+开发板/FPGA/CPLD/EDA