- 博客(5)
- 资源 (1)
- 收藏
- 关注
RSS订阅原创 CPLD中可读可写寄存器的设计
一、需求分析： 在CLPD中加入可读可写寄存器，通过操作读使能、写使能、地址和数据总线实现。二、设计实现： (1)verilog实现代码如下：//filename=test.v;//author=shin;//date=20191220;module test(clk,rst_n,re,we,addr,data); input clk; input...
2019-12-20 21:50:47
1951
原创 高速信号去加重
采用去加重的方式处理高速信号，并用MATLAB进行仿真。MATLAB代码如下：clear;clc;k1=1; %原信号权重为1k2=-0.1; %去加重权重为负值k3=-0.1; signal0=[0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1...
2019-12-19 22:53:29
454
原创 DDR读写信号分离
DDR通过DQ与DQS区分读操作和写操作，其区分方式如下：DQ和DQS的skew：读数据时边沿对齐、写数据时中央对齐。（可以这样理解在读操作时DQ和DQS的跳变是同步的，而在写操作时DQS的跳变则领先于DQ。 DQS的preamble负脉冲宽度：DDR2的读操作的DQS第一个负脉冲宽度约为Tck，写操作的DQS第一个负脉冲大于0.35Tck，通常读数据的DQS第一个负脉冲远大于写数据的。 ...
2019-12-19 21:28:45
4493
原创 verilog实现CRC校验
1、模块代码；2、用于GTKWave的测试代码。module test(clk,rst_n,data,crc); input clk; input rst_n; input [7:0] data; output reg [15:0] crc=0; wire [23:0] stemp; reg [23:0] temp=0; parameter polynomial=1...
2019-12-19 12:36:54
1074
原创 Python求解符号方程
1、安装sympy模块；2、使用sympy.Symbol("var")声明符号变量；3、使用sympy.solve(qual,var)求解方程。eg.#coding:utf-8# 方程求解import sympysympy.init_printing()q = sympy.Symbol("q");u = sympy.Symbol('u');k = sy...
2019-12-18 13:22:03
2613
永磁同步电机智能控制技术
2017-09-01
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人