4 碎碎思

尚未进行身份认证

我要认证

优秀不够,你是否无可替代

等级
TA的排名 1k+

Vivado安装过程卡在Optimize Diskspace Usage’ stage不动的解决办法

Vivado在安装过程中,所有文件安装完毕后,会长时间卡在Final Processing界面,并且提示… Optimize Diskspace Usage’ stage。先说解决办法,就是在第一个安装界面,如下面界面:**选择–>Prefence**选择Disk Usage Settings之后取消选择图示选择框官方的解释如下:...

2020-03-29 20:29:23

Vitis尝鲜(二)

 上一篇安装完相关程序后,这一篇就简单运行一个“Hello Vitis”的程序。 本例硬件平台为ZYNQ平台,具体芯片为XC7Z035。 ZYNQ 芯片分为 PL 和 PS, PS 端的 IO 分配相对是固定的,不能任意分配,而且不需要在 Vivado 软件里分配管脚,虽然本实验仅仅使用了 PS,但是还要建立一个 Vivado 工程,用来配置 PS 管脚。虽然 PS 端的 ARM 是硬核,但是...

2020-03-18 23:24:38

Vitis尝鲜(一)

  vitis已经发布很长时间了,但是我就要尝鲜。。。  首先是安装,本教程分两个主要的平台(WIN10和Ubuntu)给出安装教程和源文件。Vitis在WINDOWS平台的安装  官方下载链接:https://china.xilinx.com/support/download.html  推荐下载这个程序,是win平台的下载器,个人自测峰值可以达到6~10M/s的下载速度,同样推荐下载...

2020-03-18 20:51:24

[Common 17-69] Command failed: This design contains one or more cells for which bitstream generation

Vivado 在编译的时候会报错,完整的错误信息如下:[Common 17-69] Command failed: This design contains one or more cells for which bitstream generation is not permitted:tri_mode_ethernet_mac_i/inst/tri_mode_ethernet_mac_0...

2019-12-22 20:54:49

基于FPGA的HDMI显示(二)

1.4 基于FPGA的720P HDMI显示1.4.1 HDMI 硬件电路分析  本次设计采用了 IO 模拟的方式实现 HDMI 的功能。与采用专用 HDMI 芯片相比,此方案具有成本更低、效果不输于采用专用芯片的效果、经过测试,兼容性方面也要比专用芯片要好、最大输出图像分辨率 1080P、图像传输稳定等显著的优势。  具体硬件电路上面已经提到过了,这里简单分析一下。          ...

2019-12-15 21:56:05

基于FPGA的HDMI显示(一)

1.1 HDMI简介简介略,网上很多,这里也不过多描述。1.2 基于FPGA的HDMI接口设计  HDMI输出接口在FPGA方面应用时,主要有两种方式:一种就是如图1 22所示的方式,采用Silion Image 公司的 SIL9134 HDMI( DVI)编码芯片,最高支持 1080P@60Hz 输出,支持 3D 输出。  另一种方式是HDMI 接口设计全由 IO 模拟方式实现,如图1 ...

2019-12-15 21:50:39

最新 Xilinx vivado IP许可申请

最新 Xilinx vivado IP许可申请xilinx的fpga使用vivado开发,zynq系列fpga的SOC开发成为主流,加快fpga开发,也进一步提高了fpga开发的灵活性。xilinx提供很多ip核供开发者直接使用,开发快捷方便,但很多需要购买许可,这很头疼。万事都不会做的很绝的,xilinx官网提供ip评估licence,算是试用。今天我就以 video on screen ...

2019-12-08 22:05:52

Xilinx ZYNQ开发板资料共享

ZYNQ 7010【ZYNQ】特权老师Xilinx ZYNQ资料【ZYNQ】黑金AX7010ZYNQ 7015【ZYNQ】黑金Xilinx ZYNQ资料(7015)ZYNQ 7020【ZYNQ】黑金AX7020【ZYNQ】米联Xilinx ZYNQ资料(7020)ZYNQ 7035【ZYNQ】米联客Xilinx ZYNQ资料(7035)全部是开发板满资料(有些不是最新的)。具...

2019-10-24 12:43:33

2.4 基于FPGA的UART协议实现(四)实用UART传输FPGA实现(二)

2.3.4.2 UART发送模块  发送模块的时序及相关介绍前面都已经写的很清楚了,就是将波特率模块分开,这样方便后期维护及修改,同时也为了下一节接收模块的设计做统一处理。  整个模块要实现的结构如下:        图2 47 发送模块(tx_module.v)整体结构图  首先,有一个顶层模块(tx_module.v),这个模块会包含(例化)成下面的两个子模块(bps_module....

2019-10-14 21:49:47

2.4 基于FPGA的UART协议实现(四)实用UART传输FPGA实现(一)

  上一节设计实现的UART只是简易的实现,没考虑诸如抖动(起始位抖动会导致数据位传输或接收错误)等问题,但是对于理解UART传输协议却很有帮助。在单片机中使用时一般串口都可以进行大量数据的传输,这得益于单片机在串口传输时会有“缓存”空间用于数据的存储,下面来看看单片机内部串口结构,如图2 43所示:          图2 43 80C51串口组成示意图  所以本节设计串口时会参考单片机内...

2019-10-14 21:30:05

2.3 基于FPGA的UART协议实现(三)简单UART传输FPGA实现

2.3.3 简单UART传输FPGA实现              图2 34 FPGA发送一帧串口数据(考虑波特率)  如果图2 34考虑 115200 的波特率,结果如图2 34所示,每一位数据都保持 434 个时钟,为此 Verilog 可以这样表示,如代码2 11所示:                      代码2 111. reg [10:0]D1; 2. reg [8...

2019-08-18 21:31:53

2.3 基于FPGA的UART协议实现(二)UART传输时序分析

2.3.2 UART传输时序分析  串口传输数据都是一帧数据 11 位,参考 https://blog.csdn.net/Pieces_thinking/article/details/99234401中的串口时序。              图2 33 串口时序                      表2 7 串口时序说明表  在串口的总线上“高电平”是默认的状态,当一帧数据的开...

2019-08-11 22:22:39

2.3 基于FPGA的UART协议实现(一)串口信号定义和接线方法-5针串口-9针串口-全功能串口

  通用异步收发传输器(Universal Asynchronous Receiver/Transmitter),通常称作UART。它将要传输的资料在串行通信与并行通信之间加以转换。作为把并行输入信号转成串行输出信号的芯片,UART通常被集成于其他通讯接口的连结上  2.3.1 串口信号定义和接线方法-5针串口-9针串口-全功能串口1.串口、并口接口定义  并行口与串行口的区别是交换信息的...

2019-08-11 21:58:04

2.2 SPI协议的FPGA实现(二)SPI协议的FPGA实现

  下面我将以模式0为例用Verilog编写SPI通信的代码。编写SPI通信的Verilog代码并利用ModelSim进行时序仿真  Verilog编写的SPI模块除了进行SPI通信的四根线以外还要包括一些时钟、复位、使能、并行的输入输出以及完成标志位。其框图如下所示:            图 2 29 SPI协议建模框图其中:I_clk是系统时钟;I_rst_n是系统复位;I_t...

2019-08-04 21:47:49

2.2 SPI协议的FPGA实现(一)SPI总线规范简介

2.2.1 SPI总线规范简介  SPI(Serial Peripheral Interface,串行外围设备接口),是Motorola公司提出的一种同步串行接口技术,是一种高速、全双工、同步通信总线,在芯片中只占用四根管脚用来控制及数据传输,广泛用于EEPROM、Flash、RTC(实时时钟)、ADC(数模转换器)、DSP(数字信号处理器)以及数字信号解码器上。SPI通信的速度很容易达到好几兆...

2019-08-04 21:22:10

2.1 IIC协议的FPGA实现(二)IIC协议的FPGA实现

2.1 IIC协议的FPGA实现2.1.2 IIC协议的FPGA实现              图2 13 IIC模块的建模图  图2 13是 IIC 储存模块的建模图,左边是顶层信号,右边则是沟通用的问答信号,写入地址 iAddr,写入数据 iData,还有读出数据 oData。 Call/Done 有两位,即表示该模块有读功能还有些功能。具体内容,我们还是来看代码吧:        ...

2019-07-29 21:32:58

2.1 IIC协议的FPGA实现(一)IIC 总线规范简介

2.1 IIC协议的FPGA实现2.1.1 IIC 总线规范简介1) IIC 总线特性介绍  在现代电子产品开发过程中,为了简化系统,提高系统的可靠性,缩短产品开发周期,增加硬件构成的灵活性,推出了一种高效、可靠、方便的 IIC串行总线。二线制的 IIC 串行总线使得各电路单元之间只需要简单的两线连接,总线接口都集成在器件中,可实现电路系统的模块化、标准化设计。在 IIC 总线上,各单元电路...

2019-07-29 21:09:11

FPGA和外围接口-第一章 爱上FPGA(1.7 爱上FPGA从流水灯开始)

爱上FPGA从流水灯开始  流水灯可能大部分文章都有介绍,但是本节主要目的是看下两家FPGA的EDA工具的使用流程及建立一个清爽的文件目录。Intel FPGA流水灯  本次建立的目录只是本人习惯这样建立工程目录,方便后期维护,肯定不局限于这一种,大家可以根据自己的习惯维护一种工程目录。  在进行流水灯工程实验建立前,需要先了解Quartus II工程目录下常见的后缀名及含义。     ...

2019-07-21 22:51:18

FPGA和外围接口-第一章 爱上FPGA(1.8 FPGA和数码管)

FPGA和数码管1.1.1 数码管基础知识  数码管由8个发光二极管(以下简称字段)构成,通过不同的组合可显示数字0~9、字符A~F、H、L、P、R、U、Y、符号“”及小数点“”。数码管的外型结构如图所示。数码管又分为共阴极和共阳极两种结构,分别如图所示。                图1‑94共阴极和共阳极数码管                (a)共阴极(b)共阳极  共阳...

2019-07-21 22:41:14

FPGA和外围接口-第一章 爱上FPGA(1.4 FPGA开源网站和论坛))

FPGA开源网站和论坛1.1.1 25个FPGA开源网站1.OPENCORES.ORG网站地址::http://www.opencores.org图1‑31 OPENCORES.ORG网站截图这里提供非常多,非常好的FPGA内核。进入后,选择project或者由http//www.opencores.org/browse.cgi/by_category进入。网站介绍:Open...

2019-07-15 22:11:10

查看更多

勋章 我的勋章
  • 领英
    领英
    绑定领英第三方账户获取
  • GitHub
    GitHub
    绑定GitHub第三方账户获取
  • 专栏达人
    专栏达人
    授予成功创建个人博客专栏的用户。专栏中添加五篇以上博文即可点亮!撰写博客专栏浓缩技术精华,专栏达人就是你!
  • 持之以恒
    持之以恒
    授予每个自然月内发布4篇或4篇以上原创或翻译IT博文的用户。不积跬步无以至千里,不积小流无以成江海,程序人生的精彩需要坚持不懈地积累!
  • 1024勋章
    1024勋章
    #1024程序员节#活动勋章,当日发布原创博客即可获得
  • 勤写标兵Lv1
    勤写标兵Lv1
    授予每个自然周发布1篇到3篇原创IT博文的用户。本勋章将于次周周三上午根据用户上周的博文发布情况由系统自动颁发。